📄 verilog.v
字号:
// generated by newgenasym Wed Oct 22 12:30:42 2008module tl081c (m, n1, n2, out, p, vm, vp); input m; input n1; input n2; output out; input p; input vm; input vp; initial begin endendmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -