lcd.tan.rpt

这是一个用VHDL +图形法在CPLD内部搭建的液晶显示的驱动程序。液晶是ocmj5*10系列

; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same As Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; Off                ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; xa[12]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; xa[13]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; xa[15]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; xa[14]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; xwe             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; xd[8]           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; xd[9]           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; xd[12]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; xd[10]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; xd[11]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                    ; To                      ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 66.38 MHz ( period = 15.064 ns )                    ; state:inst2|i[1]        ; ram:inst1|data_out[7]   ; clk        ; clk      ; None                        ; None                      ; 10.033 ns               ;
; N/A                                     ; 67.23 MHz ( period = 14.874 ns )                    ; state:inst2|i[0]        ; ram:inst1|data_out[7]   ; clk        ; clk      ; None                        ; None                      ; 9.843 ns                ;
; N/A                                     ; 68.81 MHz ( period = 14.532 ns )                    ; state:inst2|i[3]        ; ram:inst1|data_out[5]   ; clk        ; clk      ; None                        ; None                      ; 9.501 ns                ;
; N/A                                     ; 69.30 MHz ( period = 14.430 ns )                    ; state:inst2|i[3]        ; ram:inst1|data_out[3]   ; clk        ; clk      ; None                        ; None                      ; 9.399 ns                ;
; N/A                                     ; 69.32 MHz ( period = 14.426 ns )                    ; state:inst2|i[1]        ; ram:inst1|data_out[4]   ; clk        ; clk      ; None                        ; None                      ; 9.395 ns                ;
; N/A                                     ; 69.84 MHz ( period = 14.319 ns )                    ; state:inst2|i[1]        ; ram:inst1|data_out[1]   ; clk        ; clk      ; None                        ; None                      ; 9.288 ns                ;
; N/A                                     ; 69.86 MHz ( period = 14.315 ns )                    ; state:inst2|i[2]        ; ram:inst1|data_out[3]   ; clk        ; clk      ; None                        ; None                      ; 9.284 ns                ;
; N/A                                     ; 70.02 MHz ( period = 14.282 ns )                    ; state:inst2|i[2]        ; ram:inst1|data_out[2]   ; clk        ; clk      ; None                        ; None                      ; 9.251 ns                ;
; N/A                                     ; 70.28 MHz ( period = 14.229 ns )                    ; state:inst2|i[3]        ; ram:inst1|data_out[1]   ; clk        ; clk      ; None                        ; None                      ; 9.198 ns                ;
; N/A                                     ; 70.28 MHz ( period = 14.228 ns )                    ; state:inst2|i[2]        ; ram:inst1|data_out[0]   ; clk        ; clk      ; None                        ; None                      ; 9.197 ns                ;
; N/A                                     ; 70.29 MHz ( period = 14.226 ns )                    ; state:inst2|i[1]        ; ram:inst1|data_out[3]   ; clk        ; clk      ; None                        ; None                      ; 9.195 ns                ;
; N/A                                     ; 70.67 MHz ( period = 14.151 ns )                    ; state:inst2|i[3]        ; ram:inst1|data_out[2]   ; clk        ; clk      ; None                        ; None                      ; 9.120 ns                ;
; N/A                                     ; 70.69 MHz ( period = 14.147 ns )                    ; state:inst2|i[1]        ; ram:inst1|data_out[6]   ; clk        ; clk      ; None                        ; None                      ; 9.116 ns                ;
; N/A                                     ; 70.87 MHz ( period = 14.111 ns )                    ; state:inst2|i[0]        ; ram:inst1|data_out[6]   ; clk        ; clk      ; None                        ; None                      ; 9.080 ns                ;
; N/A                                     ; 70.88 MHz ( period = 14.108 ns )                    ; state:inst2|i[0]        ; ram:inst1|data_out[1]   ; clk        ; clk      ; None                        ; None                      ; 9.077 ns                ;
; N/A                                     ; 70.93 MHz ( period = 14.098 ns )                    ; state:inst2|i[2]        ; ram:inst1|data_out[5]   ; clk        ; clk      ; None                        ; None                      ; 9.067 ns                ;
; N/A                                     ; 70.96 MHz ( period = 14.093 ns )                    ; state:inst2|i[3]        ; ram:inst1|data_out[0]   ; clk        ; clk      ; None                        ; None                      ; 9.062 ns                ;
; N/A                                     ; 71.36 MHz ( period = 14.014 ns )                    ; state:inst2|i[0]        ; ram:inst1|data_out[3]   ; clk        ; clk      ; None                        ; None                      ; 8.983 ns                ;
; N/A                                     ; 71.50 MHz ( period = 13.986 ns )                    ; state:inst2|i[3]        ; ram:inst1|data_out[4]   ; clk        ; clk      ; None                        ; None                      ; 8.955 ns                ;
; N/A                                     ; 71.65 MHz ( period = 13.956 ns )                    ; state:inst2|i[2]        ; ram:inst1|data_out[1]   ; clk        ; clk      ; None                        ; None                      ; 8.925 ns                ;
; N/A                                     ; 72.01 MHz ( period = 13.886 ns )                    ; state:inst2|i[0]        ; ram:inst1|data_out[4]   ; clk        ; clk      ; None                        ; None                      ; 8.855 ns                ;
; N/A                                     ; 72.42 MHz ( period = 13.808 ns )                    ; state:inst2|i[1]        ; ram:inst1|data_out[0]   ; clk        ; clk      ; None                        ; None                      ; 8.777 ns                ;
; N/A                                     ; 72.56 MHz ( period = 13.781 ns )                    ; state:inst2|i[3]        ; ram:inst1|data_out[7]   ; clk        ; clk      ; None                        ; None                      ; 8.750 ns                ;
; N/A                                     ; 72.60 MHz ( period = 13.774 ns )                    ; state:inst2|i[1]        ; ram:inst1|data_out[5]   ; clk        ; clk      ; None                        ; None                      ; 8.743 ns                ;
; N/A                                     ; 73.65 MHz ( period = 13.577 ns )                    ; state:inst2|i[0]        ; ram:inst1|data_out[5]   ; clk        ; clk      ; None                        ; None                      ; 8.546 ns                ;
; N/A                                     ; 74.22 MHz ( period = 13.474 ns )                    ; state:inst2|i[2]        ; ram:inst1|data_out[4]   ; clk        ; clk      ; None                        ; None                      ; 8.443 ns                ;
; N/A                                     ; 74.51 MHz ( period = 13.421 ns )                    ; state:inst2|i[0]        ; ram:inst1|data_out[0]   ; clk        ; clk      ; None                        ; None                      ; 8.390 ns                ;