📄 dds.fit.rpt
字号:
+----------------------------------------------------------
; Resource ; Usage ;
+------------------------------+--------------------------+
; Logic cells ; 268 / 1,728 ( 15 % ) ;
; Registers ; 83 / 1,728 ( 4 % ) ;
; Logic cells in carry chains ; 134 ;
; User inserted logic cells ; 0 ;
; I/O pins ; 27 / 102 ( 26 % ) ;
; -- Clock pins ; 0 ;
; -- Dedicated input pins ; 0 / 4 ( 0 % ) ;
; Global signals ; 2 ;
; EABs ; 3 / 6 ( 50 % ) ;
; Total memory bits ; 10,240 / 24,576 ( 41 % ) ;
; Total RAM block bits ; 12,288 / 24,576 ( 50 % ) ;
; Maximum fan-out node ; clock ;
; Maximum fan-out ; 83 ;
; Total fan-out ; 1001 ;
; Average fan-out ; 3.28 ;
+------------------------------+--------------------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Compilation Hierarchy Node ; Logic Cells ; Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+---------------------------------------------------------+-------------+-----------+-------------+------+--------------+-------------------+------------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |dds ; 268 (0) ; 83 ; 10240 ; 27 ; 185 (0) ; 2 (0) ; 81 (0) ; 134 (0) ; |dds ;
; |SubDDS:SubDDSi| ; 268 (0) ; 83 ; 10240 ; 0 ; 185 (0) ; 2 (0) ; 81 (0) ; 134 (0) ; |dds|SubDDS:SubDDSi ;
; |AltiMult:Product1i| ; 172 (18) ; 58 ; 0 ; 0 ; 114 (0) ; 2 (0) ; 56 (18) ; 63 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i ;
; |lpm_mult:glpm_pipe_L| ; 154 (0) ; 40 ; 0 ; 0 ; 114 (0) ; 2 (0) ; 38 (0) ; 63 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L ;
; |multcore:mult_core| ; 154 (3) ; 40 ; 0 ; 0 ; 114 (3) ; 2 (0) ; 38 (0) ; 63 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core ;
; |mpar_add:padder| ; 67 (4) ; 40 ; 0 ; 0 ; 27 (0) ; 2 (2) ; 38 (2) ; 63 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mpar_add:padder ;
; |lpm_add_sub:adder[0]| ; 13 (0) ; 13 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 13 (0) ; 13 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0] ;
; |addcore:adder| ; 13 (0) ; 13 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 13 (0) ; 13 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder ;
; |a_csnbuffer:result_node| ; 13 (13) ; 13 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 13 (13) ; 13 (13) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ;
; |lpm_add_sub:adder[1]| ; 13 (0) ; 13 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 13 (0) ; 13 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1] ;
; |addcore:adder| ; 13 (0) ; 13 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 13 (0) ; 13 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder ;
; |a_csnbuffer:result_node| ; 13 (13) ; 13 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 13 (13) ; 13 (13) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node ;
; |lpm_add_sub:adder[2]| ; 10 (0) ; 10 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 10 (0) ; 10 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2] ;
; |addcore:adder| ; 10 (0) ; 10 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 10 (0) ; 10 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder ;
; |a_csnbuffer:result_node| ; 10 (10) ; 10 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 10 (10) ; 10 (10) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node ;
; |mpar_add:sub_par_add| ; 27 (0) ; 0 ; 0 ; 0 ; 27 (0) ; 0 (0) ; 0 (0) ; 27 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add ;
; |lpm_add_sub:adder[0]| ; 15 (0) ; 0 ; 0 ; 0 ; 15 (0) ; 0 (0) ; 0 (0) ; 15 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0] ;
; |addcore:adder| ; 15 (1) ; 0 ; 0 ; 0 ; 15 (1) ; 0 (0) ; 0 (0) ; 15 (1) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder ;
; |a_csnbuffer:result_node| ; 14 (14) ; 0 ; 0 ; 0 ; 14 (14) ; 0 (0) ; 0 (0) ; 14 (14) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ;
; |mpar_add:sub_par_add| ; 12 (0) ; 0 ; 0 ; 0 ; 12 (0) ; 0 (0) ; 0 (0) ; 12 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add ;
; |lpm_add_sub:adder[0]| ; 12 (0) ; 0 ; 0 ; 0 ; 12 (0) ; 0 (0) ; 0 (0) ; 12 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0] ;
; |addcore:adder| ; 12 (1) ; 0 ; 0 ; 0 ; 12 (1) ; 0 (0) ; 0 (0) ; 12 (1) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder ;
; |a_csnbuffer:result_node| ; 11 (11) ; 0 ; 0 ; 0 ; 11 (11) ; 0 (0) ; 0 (0) ; 11 (11) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node ;
; |mul_lfrg:$00032| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mul_lfrg:$00032 ;
; |mul_lfrg:$00034| ; 2 (2) ; 0 ; 0 ; 0 ; 2 (2) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mul_lfrg:$00034 ;
; |mul_lfrg:$00038| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mul_lfrg:$00038 ;
; |mul_lfrg:$00040| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mul_lfrg:$00040 ;
; |mul_lfrg:$00042| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mul_lfrg:$00042 ;
; |mul_lfrg:$00046| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mul_lfrg:$00046 ;
; |mul_lfrg:$00048| ; 1 (1) ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mul_lfrg:$00048 ;
; |mul_lfrg:mul_lfrg_first_mod| ; 14 (14) ; 0 ; 0 ; 0 ; 14 (14) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mul_lfrg:mul_lfrg_first_mod ;
; |mul_lfrg:mul_lfrg_last_mod| ; 8 (8) ; 0 ; 0 ; 0 ; 8 (8) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mul_lfrg:mul_lfrg_last_mod ;
; |mul_lfrg:mul_lfrg_mid_mod[1]| ; 18 (18) ; 0 ; 0 ; 0 ; 18 (18) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mul_lfrg:mul_lfrg_mid_mod[1] ;
; |mul_lfrg:mul_lfrg_mid_mod[2]| ; 18 (18) ; 0 ; 0 ; 0 ; 18 (18) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mul_lfrg:mul_lfrg_mid_mod[2] ;
; |mul_lfrg:mul_lfrg_mid_mod[3]| ; 18 (18) ; 0 ; 0 ; 0 ; 18 (18) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds|SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mul_lfrg:mul_lfrg_mid_mod[3] ;
; |SAdderSub:u9| ; 35 (18) ; 17 ; 0 ; 0 ; 18 (1) ; 0 (0) ; 17 (17) ; 18 (1) ; |dds|SubDDS:SubDDSi|SAdderSub:u9 ;
; |lpm_add_sub:i_rtl_3| ; 17 (0) ; 0 ; 0 ; 0 ; 17 (0) ; 0 (0) ; 0 (0) ; 17 (0) ; |dds|SubDDS:SubDDSi|SAdderSub:u9|lpm_add_sub:i_rtl_3 ;
; |addcore:adder| ; 17 (1) ; 0 ; 0 ; 0 ; 17 (1) ; 0 (0) ; 0 (0) ; 17 (1) ; |dds|SubDDS:SubDDSi|SAdderSub:u9|lpm_add_sub:i_rtl_3|addcore:adder ;
; |a_csnbuffer:result_node| ; 16 (16) ; 0 ; 0 ; 0 ; 16 (16) ; 0 (0) ; 0 (0) ; 16 (16) ; |dds|SubDDS:SubDDSi|SAdderSub:u9|lpm_add_sub:i_rtl_3|addcore:adder|a_csnbuffer:result_node ;
; |SDelay:Delayi| ; 8 (8) ; 8 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 8 (8) ; 0 (0) ; |dds|SubDDS:SubDDSi|SDelay:Delayi ;
; |SRED:BusConversion2i| ; 17 (0) ; 0 ; 0 ; 0 ; 17 (0) ; 0 (0) ; 0 (0) ; 17 (0) ; |dds|SubDDS:SubDDSi|SRED:BusConversion2i ;
; |AROUND:grnd_ur| ; 17 (0) ; 0 ; 0 ; 0 ; 17 (0) ; 0 (0) ; 0 (0) ; 17 (0) ; |dds|SubDDS:SubDDSi|SRED:BusConversion2i|AROUND:grnd_ur ;
; |lpm_add_sub:i_rtl_1| ; 17 (0) ; 0 ; 0 ; 0 ; 17 (0) ; 0 (0) ; 0 (0) ; 17 (0) ; |dds|SubDDS:SubDDSi|SRED:BusConversion2i|AROUND:grnd_ur|lpm_add_sub:i_rtl_1 ;
; |addcore:adder| ; 17 (1) ; 0 ; 0 ; 0 ; 17 (1) ; 0 (0) ; 0 (0) ; 17 (1) ; |dds|SubDDS:SubDDSi|SRED:BusConversion2i|AROUND:grnd_ur|lpm_add_sub:i_rtl_1|addcore:adder ;
; |a_csnbuffer:result_node| ; 16 (16) ; 0 ; 0 ; 0 ; 16 (16) ; 0 (0) ; 0 (0) ; 16 (16) ; |dds|SubDDS:SubDDSi|SRED:BusConversion2i|AROUND:grnd_ur|lpm_add_sub:i_rtl_1|addcore:adder|a_csnbuffer:result_node ;
; |SRED:BusConversion3i| ; 36 (0) ; 0 ; 0 ; 0 ; 36 (0) ; 0 (0) ; 0 (0) ; 36 (0) ; |dds|SubDDS:SubDDSi|SRED:BusConversion3i ;
; |AROUND:grnd_ur| ; 36 (0) ; 0 ; 0 ; 0 ; 36 (0) ; 0 (0) ; 0 (0) ; 36 (0) ; |dds|SubDDS:SubDDSi|SRED:BusConversion3i|AROUND:grnd_ur ;
; |lpm_add_sub:i_rtl_0| ; 18 (0) ; 0 ; 0 ; 0 ; 18 (0) ; 0 (0) ; 0 (0) ; 18 (0) ; |dds|SubDDS:SubDDSi|SRED:BusConversion3i|AROUND:grnd_ur|lpm_add_sub:i_rtl_0 ;
; |addcore:adder| ; 18 (1) ; 0 ; 0 ; 0 ; 18 (1) ; 0 (0) ; 0 (0) ; 18 (1) ; |dds|SubDDS:SubDDSi|SRED:BusConversion3i|AROUND:grnd_ur|lpm_add_sub:i_rtl_0|addcore:adder ;
; |a_csnbuffer:result_node| ; 17 (17) ; 0 ; 0 ; 0 ; 17 (17) ; 0 (0) ; 0 (0) ; 17 (17) ; |dds|SubDDS:SubDDSi|SRED:BusConversion3i|AROUND:grnd_ur|lpm_add_sub:i_rtl_0|addcore:adder|a_csnbuffer:result_node ;
; |lpm_add_sub:i_rtl_2| ; 18 (0) ; 0 ; 0 ; 0 ; 18 (0) ; 0 (0) ; 0 (0) ; 18 (0) ; |dds|SubDDS:SubDDSi|SRED:BusConversion3i|AROUND:grnd_ur|lpm_add_sub:i_rtl_2 ;
; |addcore:adder| ; 18 (1) ; 0 ; 0 ; 0 ; 18 (1) ; 0 (0) ; 0 (0) ; 18 (1) ; |dds|SubDDS:SubDDSi|SRED:BusConversion3i|AROUND:grnd_ur|lpm_add_sub:i_rtl_2|addcore:adder ;
; |a_csnbuffer:result_node| ; 17 (17) ; 0 ; 0 ; 0 ; 17 (17) ; 0 (0) ; 0 (0) ; 17 (17) ; |dds|SubDDS:SubDDSi|SRED:BusConversion3i|AROUND:grnd_ur|lpm_add_sub:i_rtl_2|addcore:adder|a_csnbuffer:result_node ;
; |lpm_rom:LUTi| ; 0 (0) ; 0 ; 10240 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds|SubDDS:SubDDSi|lpm_rom:LUTi ;
; |altrom:srom| ; 0 (0) ; 0 ; 10240 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds|SubDDS:SubDDSi|lpm_rom:LUTi|altrom:srom ;
+---------------------------------------------------------+-------------+-----------+-------------+------+--------------+-------------------+------------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
+----------------------------------------+
; Delay Chain Summary ;
+-----------------------------------------
; Name ; Pin Type ; Pad to Core ;
+---------------+----------+-------------+
; clock ; Input ; OFF ;
; sclrp ; Input ; OFF ;
; iAMPlifys[5] ; Input ; OFF ;
; iAMPlifys[6] ; Input ; OFF ;
; iAMPlifys[7] ; Input ; OFF ;
; iAMPlifys[2] ; Input ; ON ;
; iAMPlifys[1] ; Input ; ON ;
; iAMPlifys[3] ; Input ; ON ;
; iAMPlifys[4] ; Input ; ON ;
; iAMPlifys[0] ; Input ; ON ;
; iFREQWORDs[7] ; Input ; ON ;
; iFREQWORDs[6] ; Input ; ON ;
; iFREQWORDs[5] ; Input ; ON ;
; iFREQWORDs[4] ; Input ; ON ;
; iFREQWORDs[3] ; Input ; ON ;
; iFREQWORDs[2] ; Input ; ON ;
; iFREQWORDs[1] ; Input ; ON ;
; iFREQWORDs[0] ; Input ; ON ;
; oDA_CSs ; Output ; OFF ;
; oDA_DATAs[7] ; Output ; OFF ;
; oDA_DATAs[6] ; Output ; OFF ;
; oDA_DATAs[5] ; Output ; OFF ;
; oDA_DATAs[4] ; Output ; OFF ;
; oDA_DATAs[3] ; Output ; OFF ;
; oDA_DATAs[2] ; Output ; OFF ;
; oDA_DATAs[1] ; Output ; OFF ;
; oDA_DATAs[0] ; Output ; OFF ;
+---------------+----------+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name ; Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; EABs ; MIF ; Location ;
+-------------------------------------------------+------+--------------+--------------+--------------+--------------+-------+------+--------------------+---------------------+
; SubDDS:SubDDSi|lpm_rom:LUTi|altrom:srom|content ; ROM ; 1024 ; 10 ; -- ; -- ; 10240 ; 3 ; dds_SubDDS_LUT.hex ; ESB_C, ESB_E, ESB_F ;
+-------------------------------------------------+------+--------------+--------------+--------------+--------------+-------+------+--------------------+---------------------+
+---------------+
; Pin-Out File ;
+---------------+
The pin-out file can be found in D:/MATLAB6/work/GW48_SOPC_1C6_DEMO/dds_L/dds.pin.
+------------------+
; Fitter Messages ;
+------------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.0 Build 214 3/25/2004 Service Pack 1 SJ Full Version
Info: Processing started: Wed Aug 11 17:17:26 2004
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -