📄 dds.fit.rpt
字号:
; 115 ; VCC_IO ; ;
; 116 ; GND* ; ;
; 117 ; GND* ; ;
; 118 ; GND* ; ;
; 119 ; GND* ; ;
; 120 ; GND* ; ;
; 121 ; GND* ; ;
; 122 ; GND* ; ;
; 123 ; GND_INT ; ;
; 124 ; iAMPlifys[5] ; LVTTL/LVCMOS ;
; 125 ; iAMPlifys[2] ; LVTTL/LVCMOS ;
; 126 ; sclrp ; LVTTL/LVCMOS ;
; 127 ; VCC_INT ; ;
; 128 ; GND* ; ;
; 129 ; GND_INT ; ;
; 130 ; GND* ; ;
; 131 ; GND* ; ;
; 132 ; GND* ; ;
; 133 ; GND* ; ;
; 134 ; VCC_IO ; ;
; 135 ; GND* ; ;
; 136 ; GND* ; ;
; 137 ; GND* ; ;
; 138 ; GND* ; ;
; 139 ; GND_INT ; ;
; 140 ; GND* ; ;
; 141 ; oDA_DATAs[7] ; LVTTL/LVCMOS ;
; 142 ; GND* ; ;
; 143 ; GND* ; ;
; 144 ; GND* ; ;
+-------+---------------+--------------+
+-------------------------------------------------------+
; Control Signals ;
+--------------------------------------------------------
; Name ; Pin # ; Fan-Out ; Usage ; Global Usage ;
+-------+-------+---------+--------------+--------------+
; clock ; 55 ; 83 ; Clock ; Pin ;
; sclrp ; 126 ; 83 ; Async. clear ; Pin ;
+-------+-------+---------+--------------+--------------+
+-----------------------------------------+
; Global & Other Fast Signals ;
+------------------------------------------
; Name ; Pin # ; Fan-Out ; Global ;
+--------------+-------+---------+--------+
; clock ; 55 ; 83 ; yes ;
; sclrp ; 126 ; 83 ; yes ;
; iAMPlifys[5] ; 124 ; 1 ; no ;
; iAMPlifys[6] ; 54 ; 1 ; no ;
; iAMPlifys[7] ; 56 ; 1 ; no ;
; iAMPlifys[2] ; 125 ; 1 ; no ;
+--------------+-------+---------+--------+
+---------------------------------------------+
; Carry Chains ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0 - 1 ; 0 ;
; 2 - 3 ; 0 ;
; 4 - 5 ; 0 ;
; 6 - 7 ; 0 ;
; 8 - 9 ; 0 ;
; 10 - 11 ; 1 ;
; 12 - 13 ; 3 ;
; 14 - 15 ; 1 ;
; 16 - 17 ; 1 ;
; 18 - 19 ; 3 ;
+--------------------+------------------------+
+----------------+
; Cascade Chains ;
+-----------------
; Length ; Count ;
+--------+-------+
; 2 ; 27 ;
+--------+-------+
+----------------------------------------------------------------------+
; Embedded Cells ;
+-----------------------------------------------------------------------
; Cell # ; Name ; Mode ; Turbo ;
+--------+----------------------------------------------+------+-------+
; EC1_C ; SubDDS:SubDDSi|lpm_rom:LUTi|altrom:srom|q[9] ; RAM ; Off ;
; EC2_C ; SubDDS:SubDDSi|lpm_rom:LUTi|altrom:srom|q[1] ; RAM ; Off ;
; EC10_C ; SubDDS:SubDDSi|lpm_rom:LUTi|altrom:srom|q[2] ; RAM ; Off ;
; EC9_C ; SubDDS:SubDDSi|lpm_rom:LUTi|altrom:srom|q[0] ; RAM ; Off ;
; EC9_E ; SubDDS:SubDDSi|lpm_rom:LUTi|altrom:srom|q[7] ; RAM ; Off ;
; EC1_E ; SubDDS:SubDDSi|lpm_rom:LUTi|altrom:srom|q[8] ; RAM ; Off ;
; EC2_F ; SubDDS:SubDDSi|lpm_rom:LUTi|altrom:srom|q[6] ; RAM ; Off ;
; EC1_F ; SubDDS:SubDDSi|lpm_rom:LUTi|altrom:srom|q[4] ; RAM ; Off ;
; EC10_F ; SubDDS:SubDDSi|lpm_rom:LUTi|altrom:srom|q[5] ; RAM ; Off ;
; EC9_F ; SubDDS:SubDDSi|lpm_rom:LUTi|altrom:srom|q[3] ; RAM ; Off ;
+--------+----------------------------------------------+------+-------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; SubDDS:SubDDSi|AltiMult:Product1i|databint[5] ; 42 ;
; SubDDS:SubDDSi|AltiMult:Product1i|databint[3] ; 42 ;
; SubDDS:SubDDSi|AltiMult:Product1i|databint[1] ; 40 ;
; SubDDS:SubDDSi|AltiMult:Product1i|databint[7] ; 31 ;
; SubDDS:SubDDSi|AltiMult:Product1i|databint[4] ; 21 ;
; SubDDS:SubDDSi|AltiMult:Product1i|databint[6] ; 21 ;
; SubDDS:SubDDSi|AltiMult:Product1i|databint[2] ; 21 ;
; SubDDS:SubDDSi|AltiMult:Product1i|databint[0] ; 18 ;
; SubDDS:SubDDSi|SRED:BusConversion2i|AROUND:grnd_ur|lpm_add_sub:i_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[23] ; 11 ;
; SubDDS:SubDDSi|SRED:BusConversion2i|AROUND:grnd_ur|lpm_add_sub:i_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[24] ; 11 ;
; SubDDS:SubDDSi|SRED:BusConversion2i|AROUND:grnd_ur|lpm_add_sub:i_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[25] ; 11 ;
; SubDDS:SubDDSi|SRED:BusConversion2i|AROUND:grnd_ur|lpm_add_sub:i_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[26] ; 11 ;
; SubDDS:SubDDSi|SRED:BusConversion2i|AROUND:grnd_ur|lpm_add_sub:i_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[22] ; 11 ;
; SubDDS:SubDDSi|SRED:BusConversion2i|AROUND:grnd_ur|lpm_add_sub:i_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[27] ; 11 ;
; SubDDS:SubDDSi|SRED:BusConversion2i|AROUND:grnd_ur|lpm_add_sub:i_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[28] ; 11 ;
; SubDDS:SubDDSi|SRED:BusConversion2i|AROUND:grnd_ur|lpm_add_sub:i_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[29] ; 11 ;
; SubDDS:SubDDSi|SRED:BusConversion2i|AROUND:grnd_ur|lpm_add_sub:i_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[30] ; 11 ;
; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[9] ; 10 ;
; SubDDS:SubDDSi|SRED:BusConversion2i|AROUND:grnd_ur|lpm_add_sub:i_rtl_1|addcore:adder|unreg_res_node[31] ; 10 ;
; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[4] ; 9 ;
; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[0] ; 9 ;
; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[2] ; 9 ;
; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[8] ; 9 ;
; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[6] ; 9 ;
; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[1] ; 9 ;
; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[7] ; 9 ;
; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[3] ; 9 ;
; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[5] ; 9 ;
; SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mul_lfrg:$00038|out_bit[0]~0 ; 5 ;
; SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|sout_node[12] ; 5 ;
; SubDDS:SubDDSi|SRED:BusConversion2i|AROUND:grnd_ur|lpm_add_sub:i_rtl_1|addcore:adder|a_csnbuffer:result_node|cout[0] ; 4 ;
; SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mul_lfrg:$00034|left_bit[0]~45 ; 3 ;
; SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mul_lfrg:$00042|out_bit[0]~0 ; 3 ;
; SubDDS:SubDDSi|AltiMult:Product1i|lpm_mult:glpm_pipe_L|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[10] ; 2 ;
; SubDDS:SubDDSi|SAdderSub:u9|lpm_add_sub:i_rtl_3|addcore:adder|a_csnbuffer:result_node|cout[5] ; 2 ;
; SubDDS:SubDDSi|SAdderSub:u9|lpm_add_sub:i_rtl_3|addcore:adder|a_csnbuffer:result_node|cout[15] ; 2 ;
; SubDDS:SubDDSi|SAdderSub:u9|lpm_add_sub:i_rtl_3|addcore:adder|a_csnbuffer:result_node|cout[12] ; 2 ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -