dds.tan.rpt
来自「DDS的DSP实现」· RPT 代码 · 共 224 行 · 第 1/5 页
RPT
224 行
; N/A ; 52.63 MHz ( period = 19.000 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[16]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[5] ; clock ; clock ; None ; None ; None ;
; N/A ; 52.91 MHz ( period = 18.900 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[23]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[0] ; clock ; clock ; None ; None ; None ;
; N/A ; 52.91 MHz ( period = 18.900 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[18]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[1] ; clock ; clock ; None ; None ; None ;
; N/A ; 52.91 MHz ( period = 18.900 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[23]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[2] ; clock ; clock ; None ; None ; None ;
; N/A ; 52.91 MHz ( period = 18.900 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[26]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[4] ; clock ; clock ; None ; None ; None ;
; N/A ; 52.91 MHz ( period = 18.900 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[19]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[5] ; clock ; clock ; None ; None ; None ;
; N/A ; 52.91 MHz ( period = 18.900 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[22]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[6] ; clock ; clock ; None ; None ; None ;
; N/A ; 53.19 MHz ( period = 18.800 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[21]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[1] ; clock ; clock ; None ; None ; None ;
; N/A ; 53.19 MHz ( period = 18.800 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[20]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[3] ; clock ; clock ; None ; None ; None ;
; N/A ; 53.19 MHz ( period = 18.800 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[23]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[6] ; clock ; clock ; None ; None ; None ;
; N/A ; 53.19 MHz ( period = 18.800 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[22]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[9] ; clock ; clock ; None ; None ; None ;
; N/A ; 53.48 MHz ( period = 18.700 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[18]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[3] ; clock ; clock ; None ; None ; None ;
; N/A ; 53.48 MHz ( period = 18.700 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[20]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[5] ; clock ; clock ; None ; None ; None ;
; N/A ; 53.48 MHz ( period = 18.700 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[23]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[9] ; clock ; clock ; None ; None ; None ;
; N/A ; 53.76 MHz ( period = 18.600 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[24]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[0] ; clock ; clock ; None ; None ; None ;
; N/A ; 53.76 MHz ( period = 18.600 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[25]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[0] ; clock ; clock ; None ; None ; None ;
; N/A ; 53.76 MHz ( period = 18.600 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[24]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[2] ; clock ; clock ; None ; None ; None ;
; N/A ; 53.76 MHz ( period = 18.600 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[25]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[2] ; clock ; clock ; None ; None ; None ;
; N/A ; 53.76 MHz ( period = 18.600 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[21]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[3] ; clock ; clock ; None ; None ; None ;
; N/A ; 53.76 MHz ( period = 18.600 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[18]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[5] ; clock ; clock ; None ; None ; None ;
; N/A ; 54.05 MHz ( period = 18.500 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[22]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[1] ; clock ; clock ; None ; None ; None ;
; N/A ; 54.05 MHz ( period = 18.500 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[21]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[5] ; clock ; clock ; None ; None ; None ;
; N/A ; 54.05 MHz ( period = 18.500 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[24]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[6] ; clock ; clock ; None ; None ; None ;
; N/A ; 54.05 MHz ( period = 18.500 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[25]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[6] ; clock ; clock ; None ; None ; None ;
; N/A ; 54.35 MHz ( period = 18.400 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[26]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[0] ; clock ; clock ; None ; None ; None ;
; N/A ; 54.35 MHz ( period = 18.400 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[23]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[1] ; clock ; clock ; None ; None ; None ;
; N/A ; 54.35 MHz ( period = 18.400 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[26]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[2] ; clock ; clock ; None ; None ; None ;
; N/A ; 54.35 MHz ( period = 18.400 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[24]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[9] ; clock ; clock ; None ; None ; None ;
; N/A ; 54.35 MHz ( period = 18.400 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[25]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[9] ; clock ; clock ; None ; None ; None ;
; N/A ; 54.64 MHz ( period = 18.300 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[22]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[3] ; clock ; clock ; None ; None ; None ;
; N/A ; 54.64 MHz ( period = 18.300 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[26]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[6] ; clock ; clock ; None ; None ; None ;
; N/A ; 54.95 MHz ( period = 18.200 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[23]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[3] ; clock ; clock ; None ; None ; None ;
; N/A ; 54.95 MHz ( period = 18.200 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[22]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[5] ; clock ; clock ; None ; None ; None ;
; N/A ; 54.95 MHz ( period = 18.200 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[26]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[9] ; clock ; clock ; None ; None ; None ;
; N/A ; 55.25 MHz ( period = 18.100 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[24]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[1] ; clock ; clock ; None ; None ; None ;
; N/A ; 55.25 MHz ( period = 18.100 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[25]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[1] ; clock ; clock ; None ; None ; None ;
; N/A ; 55.25 MHz ( period = 18.100 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[23]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[5] ; clock ; clock ; None ; None ; None ;
; N/A ; 55.25 MHz ( period = 18.100 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[28]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[7] ; clock ; clock ; None ; None ; None ;
; N/A ; 55.25 MHz ( period = 18.100 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[28]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[8] ; clock ; clock ; None ; None ; None ;
; N/A ; 55.87 MHz ( period = 17.900 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[26]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[1] ; clock ; clock ; None ; None ; None ;
; N/A ; 55.87 MHz ( period = 17.900 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[24]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[3] ; clock ; clock ; None ; None ; None ;
; N/A ; 55.87 MHz ( period = 17.900 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[25]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[3] ; clock ; clock ; None ; None ; None ;
; N/A ; 55.87 MHz ( period = 17.900 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[29]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[7] ; clock ; clock ; None ; None ; None ;
; N/A ; 55.87 MHz ( period = 17.900 ns ) ; SubDDS:SubDDSi|SAdderSub:u9|result[29]~reg0 ; SubDDS:SubDDSi|AltiMult:Product1i|dataaint[8] ; clock ; clock ; None ; None ; None
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?