ds18b20.fit.rpt

来自「基于VHDL写的DS18B20的驱动」· RPT 代码 · 共 690 行 · 第 1/5 页

+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------------+---------------+
; Name            ; Fan-Out       ;
+-----------------+---------------+
; bitNum[31]      ; 34            ;
; bitNum[21]~1438 ; 32            ;
; LessThan~2868   ; 32            ;
; s[0]            ; 30            ;
; s[1]            ; 25            ;
; s[2]            ; 24            ;
; dt[13]~3247     ; 15            ;
; dt[13]~3246     ; 15            ;
; bitNum[0]       ; 15            ;
; bitNum[1]       ; 13            ;
; ioin            ; 12            ;
; dt[8]           ; 12            ;
; bitNum[2]       ; 11            ;
; LessThan~2849   ; 11            ;
; dt[13]          ; 11            ;
; dt[12]          ; 11            ;
; dt[11]          ; 11            ;
; dt[7]           ; 10            ;
; dt[9]           ; 10            ;
; dt[14]          ; 9             ;
; dt[10]          ; 9             ;
; dt[4]           ; 8             ;
; LessThan~2867   ; 7             ;
; dt[6]           ; 7             ;
; dt[5]           ; 6             ;
; add~2197        ; 5             ;
; s2[0]           ; 5             ;
; dt[1]~3249      ; 5             ;
; add~2168        ; 5             ;
; add~2138        ; 5             ;
; add~2108        ; 5             ;
; add~2078        ; 5             ;
; add~2048        ; 5             ;
; LessThan~2850   ; 5             ;
; dt[3]           ; 5             ;
; dt[6]~3191      ; 5             ;
; tl[0]~713       ; 4             ;
; Mux~4466        ; 4             ;
; LessThan~2853   ; 4             ;
; LessThan~2852   ; 4             ;
; LessThan~2836   ; 4             ;
; LessThan~2835   ; 4             ;
; s2[1]           ; 3             ;
; bitNum[21]~1434 ; 3             ;
; LessThan~2862   ; 3             ;
; LessThan~2861   ; 3             ;
; LessThan~2860   ; 3             ;
; Mux~4458        ; 3             ;
; Mux~4457        ; 3             ;
; bitNum[21]~1432 ; 3             ;
+-----------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+---------------------+------+------------------+------------+
; Name                                                                ; Type ; Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Bits ; M4Ks ; MIF              ; Location   ;
+---------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+---------------------+------+------------------+------------+
; altsyncram:reduce_or_rtl_0|altsyncram_3rj:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; 256          ; 4            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 1024                ; 1    ; ds18b200.rtl.mif ; M4K_X13_Y7 ;
+---------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+---------------------+------+------------------+------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 175 / 8,840 ( 1 % )   ;
; Direct links               ; 53 / 11,506 ( < 1 % ) ;
; Global clocks              ; 2 / 8 ( 25 % )        ;
; LAB clocks                 ; 13 / 156 ( 8 % )      ;
; LUT chains                 ; 8 / 2,619 ( < 1 % )   ;
; Local interconnects        ; 327 / 11,506 ( 2 % )  ;
; M4K buffers                ; 4 / 468 ( < 1 % )     ;
; R4s                        ; 138 / 7,520 ( 1 % )   ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.04) ; Number of LABs  (Total = 27) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 3                            ;
; 2                                          ; 1                            ;
; 3                                          ; 1                            ;
; 4                                          ; 0                            ;
; 5                                          ; 0                            ;
; 6                                          ; 2                            ;
; 7                                          ; 1                            ;
; 8                                          ; 0                            ;
; 9                                          ; 0                            ;
; 10                                         ; 19                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.70) ; Number of LABs  (Total = 27) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 12                           ;
; 1 Clock                            ; 18                           ;
; 1 Clock enable                     ; 13                           ;
; 1 Sync. clear                      ; 2                            ;
; 2 Clock enables                    ; 1                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.30) ; Number of LABs  (Total = 27) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 3                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 2                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 15                           ;
; 11                                          ; 3                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+-------------------------------