ds18b20.fit.rpt
来自「基于VHDL写的DS18B20的驱动」· RPT 代码 · 共 690 行 · 第 1/5 页
RPT
690 行
+----------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+---------------------------------------------+------------------------+
; Resource ; Usage ;
+---------------------------------------------+------------------------+
; Total logic elements ; 217 / 2,910 ( 7 % ) ;
; -- Combinational with no register ; 149 ;
; -- Register only ; 5 ;
; -- Combinational with a register ; 63 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 89 ;
; -- 3 input functions ; 57 ;
; -- 2 input functions ; 64 ;
; -- 1 input functions ; 6 ;
; -- 0 input functions ; 1 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 172 ;
; -- arithmetic mode ; 45 ;
; -- qfbk mode ; 8 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 16 ;
; -- asynchronous clear/load mode ; 53 ;
; ; ;
; Total LABs ; 27 / 291 ( 9 % ) ;
; Logic elements in carry chains ; 47 ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 16 / 104 ( 15 % ) ;
; -- Clock pins ; 1 / 2 ( 50 % ) ;
; Global signals ; 2 ;
; M4Ks ; 1 / 13 ( 7 % ) ;
; Total memory bits ; 1,024 / 59,904 ( 1 % ) ;
; Total RAM block bits ; 4,608 / 59,904 ( 7 % ) ;
; Global clocks ; 2 / 8 ( 25 % ) ;
; Maximum fan-out node ; clk ;
; Maximum fan-out ; 69 ;
; Total fan-out ; 907 ;
; Average fan-out ; 3.84 ;
+---------------------------------------------+------------------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk ; 16 ; 1 ; 0 ; 8 ; 2 ; 69 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; ioin ; 72 ; 4 ; 26 ; 0 ; 0 ; 12 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; start ; 73 ; 3 ; 27 ; 1 ; 1 ; 64 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; ioout ; 48 ; 4 ; 8 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; tdout[0] ; 52 ; 4 ; 12 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; tdout[1] ; 53 ; 4 ; 12 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; tdout[2] ; 54 ; 4 ; 12 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; tdout[3] ; 55 ; 4 ; 16 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; thout[0] ; 68 ; 4 ; 22 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; thout[1] ; 69 ; 4 ; 24 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; thout[2] ; 70 ; 4 ; 24 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; thout[3] ; 71 ; 4 ; 26 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; tlout[0] ; 58 ; 4 ; 18 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; tlout[1] ; 59 ; 4 ; 18 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; tlout[2] ; 60 ; 4 ; 20 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; tlout[3] ; 61 ; 4 ; 20 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 3 / 22 ( 13 % ) ; 3.3V ; -- ;
; 2 ; 0 / 28 ( 0 % ) ; 3.3V ; -- ;
; 3 ; 1 / 26 ( 3 % ) ; 3.3V ; -- ;
; 4 ; 14 / 28 ( 50 % ) ; 3.3V ; -- ;
+----------+------------------+---------------+--------------+
+--------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; 1 ; 0 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 2 ; 1 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 3 ; 2 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 4 ; 3 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 5 ; 4 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 6 ; 5 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 7 ; 6 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 8 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; 9 ; ; ; GND ; gnd ; ; ; -- ; ;
; 10 ; 7 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 11 ; 8 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 12 ; 9 ; 1 ; *~nCSO~ / GND* ; output ; LVTTL ; ; Row I/O ; N ;
; 13 ; 10 ; 1 ; ^DATA0 ; input ; ; ; -- ; ;
; 14 ; 11 ; 1 ; ^nCONFIG ; ; ; ; -- ; ;
; 15 ; ; ; VCCA_PLL1 ; power ; ; 1.5V ; -- ; ;
; 16 ; 12 ; 1 ; clk ; input ; LVTTL ; ; Row I/O ; Y ;
; 17 ; 13 ; 1 ; GND+ ; ; ; ; Row I/O ; ;
; 18 ; ; ; GNDA_PLL1 ; gnd ; ; ; -- ; ;
; 19 ; ; ; GNDG_PLL1 ; gnd ; ; ; -- ; ;
; 20 ; 14 ; 1 ; ^nCEO ; ; ; ; -- ; ;
; 21 ; 15 ; 1 ; ^nCE ; ; ; ; -- ; ;
; 22 ; 16 ; 1 ; ^MSEL0 ; ; ; ; -- ; ;
; 23 ; 17 ; 1 ; ^MSEL1 ; ; ; ; -- ; ;
; 24 ; 18 ; 1 ; ^DCLK ; bidir ; ; ; -- ; ;
; 25 ; 19 ; 1 ; *~ASDO~ / GND* ; output ; LVTTL ; ; Row I/O ; N ;
; 26 ; 20 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 27 ; 21 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 28 ; 22 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 29 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; 30 ; ; ; GND ; gnd ; ; ; -- ; ;
; 31 ; 23 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 32 ; 24 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 33 ; 25 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 34 ; 26 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 35 ; 27 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 36 ; 28 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 37 ; 29 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; 38 ; 30 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; 39 ; 31 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; 40 ; 32 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; 41 ; 33 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; 42 ; 34 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; 43 ; ; ; GND ; gnd ; ; ; -- ; ;
; 44 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ;
; 45 ; ; ; GND ; gnd ; ; ; -- ; ;
; 46 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ;
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?