dianti.fit.rpt

用VHDL 语言描述度八层电梯

; Perform Physical Synthesis for Combinational Logic   ; Off                            ; Off                            ;
; Perform Register Duplication                         ; Off                            ; Off                            ;
; Perform Register Retiming                            ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining               ; Off                            ; Off                            ;
; Fitter Effort                                        ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                      ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication             ; Auto                           ; Auto                           ;
; Auto Register Duplication                            ; Off                            ; Off                            ;
; Auto Global Clock                                    ; On                             ; On                             ;
; Auto Global Register Control Signals                 ; On                             ; On                             ;
+------------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in F:/临时/EDA/电梯/dianti.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/临时/EDA/电梯/dianti.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 176 / 2,910 ( 6 % ) ;
;     -- Combinational with no register       ; 97                  ;
;     -- Register only                        ; 34                  ;
;     -- Combinational with a register        ; 45                  ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 86                  ;
;     -- 3 input functions                    ; 28                  ;
;     -- 2 input functions                    ; 26                  ;
;     -- 1 input functions                    ; 15                  ;
;     -- 0 input functions                    ; 21                  ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 173                 ;
;     -- arithmetic mode                      ; 3                   ;
;     -- qfbk mode                            ; 0                   ;
;     -- register cascade mode                ; 0                   ;
;     -- synchronous clear/load mode          ; 32                  ;
;     -- asynchronous clear/load mode         ; 0                   ;
;                                             ;                     ;
; Total LABs                                  ; 24 / 291 ( 8 % )    ;
; Logic elements in carry chains              ; 4                   ;
; User inserted logic elements                ; 0                   ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 59 / 104 ( 57 % )   ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )      ;
; Global signals                              ; 1                   ;
; M4Ks                                        ; 0 / 13 ( 0 % )      ;
; Total memory bits                           ; 0 / 59,904 ( 0 % )  ;
; Total RAM block bits                        ; 0 / 59,904 ( 0 % )  ;
; PLLs                                        ; 0 / 1 ( 0 % )       ;
; Global clocks                               ; 1 / 8 ( 13 % )      ;
; Maximum fan-out node                        ; clk                 ;
; Maximum fan-out                             ; 79                  ;
; Highest non-global fan-out signal           ; q                   ;
; Highest non-global fan-out                  ; 26                  ;
; Total fan-out                               ; 698                 ;
; Average fan-out                             ; 2.95                ;
+---------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; c_d2  ; 28    ; 1        ; 0            ; 4            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; c_d3  ; 40    ; 4        ; 4            ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; c_d4  ; 56    ; 4        ; 16           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; c_d5  ; 39    ; 4        ; 4            ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; c_d6  ; 130   ; 2        ; 10           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; c_u1  ; 11    ; 1        ; 0            ; 9            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; c_u2  ; 57    ; 4        ; 16           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; c_u3  ; 54    ; 4        ; 12           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;