📄 controstor.v
字号:
module controstor (a,b,out);
output out;
input[7:0] a,b;
reg out;
always@(a or b)
begin
if(a>b) out<=1;
else out<=0;
end
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -