📄 dds_vhdl.fit.rpt
字号:
; 215 ; 241 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 216 ; 242 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 217 ; 243 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 218 ; 244 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 219 ; 245 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 220 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ;
; 221 ; ; 1 ; GND ; gnd ; ; ; -- ; ;
; 222 ; 247 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 223 ; 248 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 224 ; 249 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 225 ; 250 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 226 ; 251 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 227 ; 252 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 228 ; 253 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 229 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ;
; 230 ; ; 1 ; GND ; gnd ; ; ; -- ; ;
; 231 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ;
; 232 ; ; 1 ; GND ; gnd ; ; ; -- ; ;
; 233 ; 254 ; 2 ; FWORD[0] ; input ; LVTTL ; ; Column I/O ; Y ;
; 234 ; 255 ; 2 ; FWORD[1] ; input ; LVTTL ; ; Column I/O ; Y ;
; 235 ; 256 ; 2 ; FWORD[2] ; input ; LVTTL ; ; Column I/O ; Y ;
; 236 ; 257 ; 2 ; FWORD[3] ; input ; LVTTL ; ; Column I/O ; Y ;
; 237 ; 258 ; 2 ; FWORD[4] ; input ; LVTTL ; ; Column I/O ; Y ;
; 238 ; 259 ; 2 ; FWORD[5] ; input ; LVTTL ; ; Column I/O ; Y ;
; 239 ; 260 ; 2 ; FWORD[6] ; input ; LVTTL ; ; Column I/O ; Y ;
; 240 ; 261 ; 2 ; FWORD[7] ; input ; LVTTL ; ; Column I/O ; Y ;
+----------+------------+----------+----------------------+--------+--------------+---------+------------+-----------------+
+--------------------------------------------------------------------+
; PLL Summary ;
+-----------------------------+--------------------------------------+
; Name ; PLL20:u7|altpll:altpll_component|pll ;
+-----------------------------+--------------------------------------+
; PLL type ; - ;
; Scan chain ; None ;
; PLL mode ; Normal ;
; Feedback source ; -- ;
; Compensate clock ; clock0 ;
; Switchover on loss of clock ; -- ;
; Switchover counter ; -- ;
; Primary clock ; -- ;
; Input frequency 0 ; 20.0 MHz ;
; Input frequency 1 ; -- ;
; Nominal VCO frequency ; 599.9 MHz ;
; Freq min lock ; 16.36 MHz ;
; Freq max lock ; 33.33 MHz ;
; Clock Offset ; 0 ps ;
; M VCO Tap ; 0 ;
; M Initial ; 1 ;
; M value ; 30 ;
; N value ; 1 ;
; M counter delay ; -- ;
; N counter delay ; -- ;
; M2 value ; -- ;
; N2 value ; -- ;
; SS counter ; -- ;
; Downspread ; -- ;
; Spread frequency ; -- ;
; Charge pump current ; -- ;
; Loop filter resistance ; -- ;
; Loop filter capacitance ; -- ;
; Freq zero ; -- ;
; Bandwidth ; -- ;
; Freq pole ; -- ;
; enable0 counter ; -- ;
; enable1 counter ; -- ;
; Real time reconfigurable ; -- ;
; Scan chain MIF file ; -- ;
; PLL location ; PLL_1 ;
+-----------------------------+--------------------------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage ;
+----------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+----------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; PLL20:u7|altpll:altpll_component|_clk0 ; clock0 ; 15 ; 4 ; 75.0 MHz ; 0 (0 ps) ; 0 ps ; 50/50 ; G1 ; -- ; 8 ; 4/4 Even ; 1 ; 0 ;
+----------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
+------------------------------------------------------------------+
; Output Pin Load For Reported TCO ;
+---------------------+-------+------------------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+---------------------+-------+------------------------------------+
; LVTTL ; 10 pF ; Not Available ;
; LVCMOS ; 10 pF ; Not Available ;
; 2.5 V ; 10 pF ; Not Available ;
; 1.8 V ; 10 pF ; Not Available ;
; 1.5 V ; 10 pF ; Not Available ;
; SSTL-3 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2) ;
; 3.3-V PCI ; 10 pF ; 25 Ohm ;
; LVDS ; 4 pF ; 100 Ohm ;
; RSDS ; 0 pF ; 100 Ohm ;
+---------------------+-------+------------------------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+---------------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+---------------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DDS_VHDL ; 269 (0) ; 183 ; 20480 ; 38 ; 0 ; 86 (0) ; 28 (0) ; 155 (0) ; 63 (0) ; |DDS_VHDL ;
; |PLL20:u7| ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DDS_VHDL|PLL20:u7 ;
; |altpll:altpll_component| ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DDS_VHDL|PLL20:u7|altpll:altpll_component ;
; |REG10B:u5| ; 10 (10) ; 10 ; 0 ; 0 ; 0 ; 0 (0) ; 2 (2) ; 8 (8) ; 8 (8) ; |DDS_VHDL|REG10B:u5 ;
; |REG32B:u2| ; 12 (12) ; 12 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 12 (12) ; 12 (12) ; |DDS_VHDL|REG32B:u2 ;
; |sin_rom:u3| ; 64 (0) ; 40 ; 10240 ; 0 ; 0 ; 24 (0) ; 4 (0) ; 36 (0) ; 19 (0) ; |DDS_VHDL|sin_rom:u3 ⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -