📄 distancetranformb_l.asm
字号:
AND .D2X B6,A1,B20 ; |234| <0,34> ^
|| ZERO .L2 B9:B8 ; |105| <1,3>
|| ZERO .L1 A7:A6 ; |109| <1,3>
MIN2 .L2X A3,B7,B24 ; |229| <0,35> compare
|| AND .D1X B6,A1,A3 ; |234| <0,35> Define a twin register
|| SHRU .S2 B20,0x10,B6 ; |237| <0,35> ^
|| ZERO .L1 A17:A16 ; |106| <1,4>
OR .S2 B6,B19,B19 ; |238| <0,36> ^
|| SHL .S1 A3,0x8,A27 ; |235| <0,36>
|| AND .D2 B21,B26,B30 ; |145| <1,5>
|| ZERO .L2 B7:B6 ; |104| <1,5>
|| ZERO .L1 A9:A8 ; |108| <1,5>
|| AND .D1X B21,A1,A25 ; |133| <1,5>
ADD .S2 B19,B22,B2 ; |240| <0,37> ^
|| AND .D2 B21,B29,B19 ; |138| <1,6>
|| AND .L2 B20,B29,B1 ; |166| <1,6>
|| AND .D1 A20,A1,A23 ; |125| <1,6>
|| AND .L1X A21,B29,A3 ; |114| <1,6>
|| SHRU .S1 A25,0x10,A2 ; |135| <1,6>
SHL .S1 A3,0x8,A24 ; |115| <1,7>
|| AND .D1 A19,A1,A10 ; |193| <1,7>
|| AND .L1X A18,B29,A3 ; |213| <1,7>
|| AND .D2 B20,B27,B31 ; |152| <1,7>
|| SHRU .S2 B19,0x8,B19 ; |139| <1,7>
|| AND .L2X B20,A1,B0 ; |160| <1,7>
OR .D1 A27,A26,A21 ; |236| <0,39>
|| MIN2 .L1X B2,A22,A22 ; |241| <0,39> ^
|| SHRU .S1 A3,0x8,A3 ; |214| <1,8>
|| AND .D2 B21,B27,B21 ; |129| <1,8>
|| SHL .S2 B19,0x10,B2 ; |141| <1,8>
|| AND .L2X A21,B26,B10 ; |118| <1,8>
AND .S1 A22,A31,A26 ; |242| <0,40> ^
|| AND .D1 A18,A1,A19 ; |210| <1,9>
|| OR .D2 B2,B9,B9 ; |143| <1,9>
|| SHRU .S2 B21,0x8,B3 ; |130| <1,9>
|| AND .L2X A19,B26,B21 ; |200| <1,9>
|| AND .L1X A19,B29,A22 ; |196| <1,9>
SHL .S1 A26,0x10,A19 ; |243| <0,41> ^
|| OR .D1 A19,A6,A6 ; |211| <1,10>
|| OR .D2 B2,B16,B16 ; |142| <1,10>
|| OR .S2 B30,B9,B9 ; |147| <1,10>
|| OR .L2X A25,B7,B7 ; |134| <1,10>
|| OR .L1X B0,A16,A16 ; |161| <1,10>
OR .L1 A19,A21,A3 ; |244| <0,42>
|| OR .D1 A3,A6,A6 ; |215| <1,11> the third line finished
|| SHRU .S2 B1,0x8,B30 ; |167| <1,11>
|| SHL .S1X B30,0x10,A21 ; |148| <1,11>
|| OR .D2 B30,B16,B16 ; |146| <1,11>
|| ADD2 .L2 B9,B22,B9 ; |179| <1,11>
OR .L2X A19,B18,B18 ; |245| <0,43> ^
|| OR .D1 A10,A9,A9 ; |194| <1,12>
|| ADD2 .D2 B16,B23,B16 ; |176| <1,12>
|| SHRU .S2 B0,0x10,B31 ; |162| <1,12>
|| OR .L1 A21,A17,A17 ; |150| <1,12>
|| SHRU .S1X B31,0x8,A19 ; |153| <1,12>
ADD .S2 B18,B22,B19 ; |247| <0,44> ^
|| OR .D1 A24,A5,A5 ; |116| <1,13>
|| OR .D2X A21,B6,B6 ; |149| <1,13>
|| SHRU .S1 A22,0x8,A21 ; |197| <1,13>
|| OR .L1X B30,A16,A16 ; |168| <1,13>
|| OR .L2 B19,B7,B7 ; |140| <1,13>
MIN2 .L2 B19,B24,B19 ; |248| <0,45> ^
|| SHRU .S1 A19,0x10,A22 ; |156| <1,14>
|| OR .D1 A21,A9,A9 ; |198| <1,14>
|| AND .L1X A18,B27,A18 ; |205| <1,14>
|| OR .D2X A19,B8,B8 ; |155| <1,14>
|| SHL .S2 B30,0x10,B30 ; |169| <1,14>
AND .L2X B19,A1,B19 ; |249| <0,46> ^
|| OR .D2 B3,B17,B17 ; |131| <1,15>
|| OR .S2 B31,B8,B8 ; |163| <1,15>
|| OR .D1 A22,A17,A17 ; |158| <1,15>
|| SHRU .S1 A23,0x10,A21 ; |126| <1,15>
|| ADD2 .L1X A9,B23,A9 ; |217| <1,15>
SHRU .S2 B19,0x10,B21 ; |252| <0,47> ^
|| OR .D2X A22,B6,B6 ; |157| <1,16>
|| AND .L2 B20,B26,B20 ; |172| <1,16>
|| ADD2 .D1 A16,A30,A16 ; |182| <1,16>
|| ADD2 .L1 A17,A30,A17 ; |181| <1,16>
|| SHL .S1X B21,0x10,A22 ; |201| <1,16>
OR .S2 B21,B18,B18 ; |253| <0,48> ^
|| ZERO .D1 A26 ; |231| <1,17>
|| ADD2 .D2X B6,A30,B6 ; |178| <1,17>
|| ADD2 .L2 B8,B22,B8 ; |180| <1,17>
|| OR .S1X B10,A5,A5 ; |119| <1,17>
ADD .D2 B18,B22,B9 ; |255| <0,49> ^
|| SHRU .S2 B19,0x8,B21 ; |250| <0,49>
|| ZERO .L2 B19:B18 ; |101| <1,18>
|| MIN2 .L1X B9,A17,A17 ; |188| <1,18>
|| OR .D1 A22,A8,A8 ; |203| <1,18>
|| OR .S1 A22,A7,A7 ; |202| <1,18>
MIN2 .L2 B9,B24,B9 ; |256| <0,50> ^
|| OR .D2 B30,B4,B4 ; |170| <1,19>
|| OR .S2X A2,B17,B17 ; |136| <1,19>
|| AND .D1X A20,B27,A20 ; |121| <1,19>
BDEC .S1 loop,A11 ; |269| <0,51>
|| AND .L2 B9,B26,B24 ; |257| <0,51> ^
|| ADD2 .D1X A6,B23,A6 ; |220| <1,20>
|| ADD2 .D2 B17,B23,B17 ; |175| <1,20>
|| SHRU .S2X A18,0x18,B9 ; |206| <1,20>
OR .D2X B21,A3,B16 ; |251| <0,52>
|| MIN2 .L2 B16,B6,B6 ; |187| <1,21> compare
|| SHRU .S1 A20,0x8,A3 ; |122| <1,21>
OR .D2 B24,B16,B16 ; |258| <0,53> ^
|| ADD2 .S2X B7,A30,B7 ; |177| <1,22>
|| OR .D1 A3,A4,A4 ; |123| <1,22>
|| OR .S1X B9,A7,A7 ; |207| <1,22>
AND .S2 B16,B26,B24 ; |260| <0,54> ^ Define a twin register
|| OR .D2X A19,B5,B5 ; |154| <1,23>
|| MIN2 .L2 B17,B7,B7 ; |186| <1,23>
|| OR .D1 A21,A4,A4 ; |127| <1,23> the first line finished
|| ADD2 .S1X A7,B23,A7 ; |219| <1,23>
MV .D1X B16,A3 ; |258| <0,55> Define a twin register
|| OR .D2 B31,B5,B5 ; |164| <1,24>
|| MIN2 .L2X B8,A16,B8 ; |189| <1,24> compare
|| SHL .S2 B24,0x10,B16 ; |111| <1,24> ^
[ A0] STW .D2T1 A3,*B25-- ; |267| <0,56>
|| ADD .D1 0xffffffff,A0,A0 ; |266| <1,25>
|| OR .S2 B20,B4,B4 ; |173| <1,25> the second line finnished
|| ADD2 .L2 B5,B23,B5 ; |183| <1,25>
|| MIN2 .L1X A17,B7,A3 ; |226| <1,25>
;** --------------------------------------------------------------------------*
L3: ; PIPED LOOP EPILOG
MIN2 .L2 B8,B6,B7 ; |227| (E) <1,26> compare
|| ADD2 .D2 B4,B23,B4 ; |184| (E) <1,26> add finished
|| OR .D1X B9,A8,A8 ; |208| (E) <1,26>
|| OR .S2 B16,B19,B6 ; |112| (E) <1,26> ^
|| MIN2 .L1 A9,A7,A7 ; |221| (E) <1,26>
MVC .S2 B11,CSR ; interrupts on
|| ADD2 .D2 B6,B22,B5 ; |232| (E) <1,27> ^
|| MIN2 .L1X A5,B5,A5 ; |190| (E) <1,27>
ADD2 .D1X A8,B23,A5 ; |218| (E) <1,29>
|| MIN2 .L1 A5,A7,A7 ; |224| (E) <1,29>
MIN2 .L1 A7,A3,A3 ; |228| (E) <1,30>
MIN2 .L1 A5,A6,A5 ; |222| (E) <1,31>
MIN2 .L1X A4,B4,A4 ; |191| (E) <1,28> compare
|| MIN2 .L2X B5,A3,B4 ; |233| (E) <1,33> ^ compare
MIN2 .L1 A4,A5,A4 ; |225| (E) <1,32> compare
|| AND .D2X B4,A1,B20 ; |234| (E) <1,34> ^
AND .D1X B4,A1,A5 ; |234| (E) <1,35> Define a twin register
|| SHRU .S2 B20,0x10,B4 ; |237| (E) <1,35> ^
MIN2 .L2X A4,B7,B4 ; |229| (E) <1,35> compare
|| SHL .S1 A5,0x8,A27 ; |235| (E) <1,36>
|| OR .D2 B4,B6,B5 ; |238| (E) <1,36> ^
OR .D1 A27,A26,A21 ; |236| (E) <1,39>
|| ADD .D2 B5,B22,B2 ; |240| (E) <1,37> ^
NOP 1
MIN2 .L1X B2,A3,A3 ; |241| (E) <1,39> ^
AND .D1 A3,A31,A26 ; |242| (E) <1,40> ^
SHL .S1 A26,0x10,A19 ; |243| (E) <1,41> ^
OR .D1 A19,A21,A3 ; |244| (E) <1,42>
OR .D2X A19,B18,B5 ; |245| (E) <1,43> ^
ADD .D2 B5,B22,B6 ; |247| (E) <1,44> ^
MIN2 .L2 B6,B4,B6 ; |248| (E) <1,45> ^
AND .D2X B6,A1,B6 ; |249| (E) <1,46> ^
SHRU .S2 B6,0x10,B7 ; |252| (E) <1,47> ^
SHRU .S2 B6,0x8,B6 ; |250| (E) <1,49>
|| OR .D2 B7,B5,B5 ; |253| (E) <1,48> ^
OR .D2X B6,A3,B6 ; |251| (E) <1,52>
|| ADD .S2 B5,B22,B5 ; |255| (E) <1,49> ^
MIN2 .L2 B5,B4,B4 ; |256| (E) <1,50> ^
AND .D2 B4,B26,B4 ; |257| (E) <1,51> ^
OR .D2 B4,B6,B4 ; |258| (E) <1,53> ^
NOP 1
MV .D1X B4,A3 ; |258| (E) <1,55> Define a twin register
[ A0] STW .D2T1 A3,*B25-- ; |267| (E) <1,56>
.line 265
.line 264
LDW .D2T2 *+SP(16),B3 ; |272|
LDW .D2T2 *+SP(20),B10 ; |272|
LDDW .D2T1 *+SP(8),A11:A10 ; |272|
LDW .D2T2 *++SP(24),B11 ; |272|
NOP 1
RETNOP .S2 B3,5 ; |272|
; BRANCH OCCURS ; |272|
.endfunc 272,00c080c00h,24
; .endproc
;******************************************************************************
;* TYPE INFORMATION *
;******************************************************************************
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -