📄 r2processor.map.rpt
字号:
; Analysis & Synthesis Source Files Read ;
+----------------------------------+-----------------+------------------------------------+---------------------------------------------------------------------+
; File Name with User-Entered Path ; Used in Netlist ; File Type ; File Name with Absolute Path ;
+----------------------------------+-----------------+------------------------------------+---------------------------------------------------------------------+
; R2Processor.bdf ; yes ; User Block Diagram/Schematic File ; F:/毕业设计/Program/R2Processor/R2Processor.bdf ;
; In_Transform.vhd ; yes ; User VHDL File ; F:/毕业设计/Program/R2Processor/In_Transform.vhd ;
; Out_Transform.vhd ; yes ; User VHDL File ; F:/毕业设计/Program/R2Processor/Out_Transform.vhd ;
; Shift.vhd ; yes ; User VHDL File ; F:/毕业设计/Program/R2Processor/Shift.vhd ;
; L4_Add.vhd ; yes ; Other ; F:/毕业设计/Program/R2Processor/L4_Add.vhd ;
; lpm_add_sub.tdf ; yes ; Megafunction ; d:/altera/quartus50/libraries/megafunctions/lpm_add_sub.tdf ;
; addcore.inc ; yes ; Other ; d:/altera/quartus50/libraries/megafunctions/addcore.inc ;
; look_add.inc ; yes ; Other ; d:/altera/quartus50/libraries/megafunctions/look_add.inc ;
; bypassff.inc ; yes ; Other ; d:/altera/quartus50/libraries/megafunctions/bypassff.inc ;
; altshift.inc ; yes ; Other ; d:/altera/quartus50/libraries/megafunctions/altshift.inc ;
; alt_stratix_add_sub.inc ; yes ; Other ; d:/altera/quartus50/libraries/megafunctions/alt_stratix_add_sub.inc ;
; alt_mercury_add_sub.inc ; yes ; Other ; d:/altera/quartus50/libraries/megafunctions/alt_mercury_add_sub.inc ;
; aglobal50.inc ; yes ; Other ; d:/altera/quartus50/libraries/megafunctions/aglobal50.inc ;
; db/add_sub_cnh.tdf ; yes ; Auto-Generated Megafunction ; F:/毕业设计/Program/R2Processor/db/add_sub_cnh.tdf ;
; L3_Add.vhd ; yes ; Other ; F:/毕业设计/Program/R2Processor/L3_Add.vhd ;
; db/add_sub_b9h.tdf ; yes ; Auto-Generated Megafunction ; F:/毕业设计/Program/R2Processor/db/add_sub_b9h.tdf ;
; L2_Mul.vhd ; yes ; Other ; F:/毕业设计/Program/R2Processor/L2_Mul.vhd ;
; lpm_mult.tdf ; yes ; Megafunction ; d:/altera/quartus50/libraries/megafunctions/lpm_mult.tdf ;
; lpm_add_sub.inc ; yes ; Other ; d:/altera/quartus50/libraries/megafunctions/lpm_add_sub.inc ;
; multcore.inc ; yes ; Other ; d:/altera/quartus50/libraries/megafunctions/multcore.inc ;
; db/mult_nqq.tdf ; yes ; Auto-Generated Megafunction ; F:/毕业设计/Program/R2Processor/db/mult_nqq.tdf ;
; L1_Add.vhd ; yes ; Other ; F:/毕业设计/Program/R2Processor/L1_Add.vhd ;
; db/add_sub_a9h.tdf ; yes ; Auto-Generated Megafunction ; F:/毕业设计/Program/R2Processor/db/add_sub_a9h.tdf ;
; L1_Sub.vhd ; yes ; Other ; F:/毕业设计/Program/R2Processor/L1_Sub.vhd ;
; db/add_sub_bah.tdf ; yes ; Auto-Generated Megafunction ; F:/毕业设计/Program/R2Processor/db/add_sub_bah.tdf ;
; L3_Sub.vhd ; yes ; Other ; F:/毕业设计/Program/R2Processor/L3_Sub.vhd ;
; db/add_sub_cah.tdf ; yes ; Auto-Generated Megafunction ; F:/毕业设计/Program/R2Processor/db/add_sub_cah.tdf ;
; L4_Sub.vhd ; yes ; Other ; F:/毕业设计/Program/R2Processor/L4_Sub.vhd ;
; db/add_sub_doh.tdf ; yes ; Auto-Generated Megafunction ; F:/毕业设计/Program/R2Processor/db/add_sub_doh.tdf ;
+----------------------------------+-----------------+------------------------------------+---------------------------------------------------------------------+
+----------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary ;
+--------------------------------------------+-------+
; Resource ; Usage ;
+--------------------------------------------+-------+
; Total combinational functions ; 267 ;
; ALUT usage by number of inputs ; ;
; -- 7 input functions ; 0 ;
; -- 6 input functions ; 0 ;
; -- 5 input functions ; 4 ;
; -- 4 input functions ; 0 ;
; -- <=3 input functions ; 263 ;
; -- Combinational cells for routing ; 0 ;
; ALUTs by mode ; ;
; -- normal mode ; 64 ;
; -- extended LUT mode ; 0 ;
; -- arithmetic mode ; 203 ;
; -- shared arithmetic mode ; 0 ;
; Total registers ; 166 ;
; Estimated Total ALMs ; 133 ;
; I/O pins ; 163 ;
; DSP block 9-bit elements ; 6 ;
; Maximum fan-out node ; CLK ;
; Maximum fan-out ; 169 ;
; Total fan-out ; 1540 ;
; Average fan-out ; 2.56 ;
+--------------------------------------------+-------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity ;
+-------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+-----------------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Full Hierarchy Name ;
+-------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+-----------------------------------------------------------------------------------------+
; |R2Processor ; 267 (0) ; 166 (0) ; 0 ; 6 ; 0 ; 3 ; 0 ; 163 ; 0 ; |R2Processor ;
; |L1_Add:inst1| ; 17 (0) ; 16 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L1_Add:inst1 ;
; |lpm_add_sub:lpm_add_sub_component| ; 17 (0) ; 16 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L1_Add:inst1|lpm_add_sub:lpm_add_sub_component ;
; |add_sub_a9h:auto_generated| ; 17 (17) ; 16 (16) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L1_Add:inst1|lpm_add_sub:lpm_add_sub_component|add_sub_a9h:auto_generated ;
; |L1_Add:inst2| ; 17 (0) ; 17 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L1_Add:inst2 ;
; |lpm_add_sub:lpm_add_sub_component| ; 17 (0) ; 17 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L1_Add:inst2|lpm_add_sub:lpm_add_sub_component ;
; |add_sub_a9h:auto_generated| ; 17 (17) ; 17 (17) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L1_Add:inst2|lpm_add_sub:lpm_add_sub_component|add_sub_a9h:auto_generated ;
; |L1_Sub:inst3| ; 18 (0) ; 17 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L1_Sub:inst3 ;
; |lpm_add_sub:lpm_add_sub_component| ; 18 (0) ; 17 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L1_Sub:inst3|lpm_add_sub:lpm_add_sub_component ;
; |add_sub_bah:auto_generated| ; 18 (18) ; 17 (17) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L1_Sub:inst3|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated ;
; |L2_Mul:inst4| ; 0 (0) ; 0 (0) ; 0 ; 2 ; 0 ; 1 ; 0 ; 0 ; 0 ; |R2Processor|L2_Mul:inst4 ;
; |lpm_mult:lpm_mult_component| ; 0 (0) ; 0 (0) ; 0 ; 2 ; 0 ; 1 ; 0 ; 0 ; 0 ; |R2Processor|L2_Mul:inst4|lpm_mult:lpm_mult_component ;
; |mult_nqq:auto_generated| ; 0 (0) ; 0 (0) ; 0 ; 2 ; 0 ; 1 ; 0 ; 0 ; 0 ; |R2Processor|L2_Mul:inst4|lpm_mult:lpm_mult_component|mult_nqq:auto_generated ;
; |L2_Mul:inst5| ; 0 (0) ; 0 (0) ; 0 ; 2 ; 0 ; 1 ; 0 ; 0 ; 0 ; |R2Processor|L2_Mul:inst5 ;
; |lpm_mult:lpm_mult_component| ; 0 (0) ; 0 (0) ; 0 ; 2 ; 0 ; 1 ; 0 ; 0 ; 0 ; |R2Processor|L2_Mul:inst5|lpm_mult:lpm_mult_component ;
; |mult_nqq:auto_generated| ; 0 (0) ; 0 (0) ; 0 ; 2 ; 0 ; 1 ; 0 ; 0 ; 0 ; |R2Processor|L2_Mul:inst5|lpm_mult:lpm_mult_component|mult_nqq:auto_generated ;
; |L2_Mul:inst6| ; 0 (0) ; 0 (0) ; 0 ; 2 ; 0 ; 1 ; 0 ; 0 ; 0 ; |R2Processor|L2_Mul:inst6 ;
; |lpm_mult:lpm_mult_component| ; 0 (0) ; 0 (0) ; 0 ; 2 ; 0 ; 1 ; 0 ; 0 ; 0 ; |R2Processor|L2_Mul:inst6|lpm_mult:lpm_mult_component ;
; |mult_nqq:auto_generated| ; 0 (0) ; 0 (0) ; 0 ; 2 ; 0 ; 1 ; 0 ; 0 ; 0 ; |R2Processor|L2_Mul:inst6|lpm_mult:lpm_mult_component|mult_nqq:auto_generated ;
; |L3_Add:inst7| ; 34 (0) ; 19 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L3_Add:inst7 ;
; |lpm_add_sub:lpm_add_sub_component| ; 34 (0) ; 19 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L3_Add:inst7|lpm_add_sub:lpm_add_sub_component ;
; |add_sub_b9h:auto_generated| ; 34 (34) ; 19 (19) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L3_Add:inst7|lpm_add_sub:lpm_add_sub_component|add_sub_b9h:auto_generated ;
; |L3_Sub:inst8| ; 35 (0) ; 19 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L3_Sub:inst8 ;
; |lpm_add_sub:lpm_add_sub_component| ; 35 (0) ; 19 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L3_Sub:inst8|lpm_add_sub:lpm_add_sub_component ;
; |add_sub_cah:auto_generated| ; 35 (35) ; 19 (19) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L3_Sub:inst8|lpm_add_sub:lpm_add_sub_component|add_sub_cah:auto_generated ;
; |L4_Add:inst10| ; 20 (0) ; 19 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L4_Add:inst10 ;
; |lpm_add_sub:lpm_add_sub_component| ; 20 (0) ; 19 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L4_Add:inst10|lpm_add_sub:lpm_add_sub_component ;
; |add_sub_cnh:auto_generated| ; 20 (20) ; 19 (19) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L4_Add:inst10|lpm_add_sub:lpm_add_sub_component|add_sub_cnh:auto_generated ;
; |L4_Add:inst9| ; 20 (0) ; 19 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L4_Add:inst9 ;
; |lpm_add_sub:lpm_add_sub_component| ; 20 (0) ; 19 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L4_Add:inst9|lpm_add_sub:lpm_add_sub_component ;
; |add_sub_cnh:auto_generated| ; 20 (20) ; 19 (19) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L4_Add:inst9|lpm_add_sub:lpm_add_sub_component|add_sub_cnh:auto_generated ;
; |L4_Sub:inst11| ; 21 (0) ; 20 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L4_Sub:inst11 ;
; |lpm_add_sub:lpm_add_sub_component| ; 21 (0) ; 20 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L4_Sub:inst11|lpm_add_sub:lpm_add_sub_component ;
; |add_sub_doh:auto_generated| ; 21 (21) ; 20 (20) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L4_Sub:inst11|lpm_add_sub:lpm_add_sub_component|add_sub_doh:auto_generated ;
; |L4_Sub:inst12| ; 21 (0) ; 20 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L4_Sub:inst12 ;
; |lpm_add_sub:lpm_add_sub_component| ; 21 (0) ; 20 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L4_Sub:inst12|lpm_add_sub:lpm_add_sub_component ;
; |add_sub_doh:auto_generated| ; 21 (21) ; 20 (20) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|L4_Sub:inst12|lpm_add_sub:lpm_add_sub_component|add_sub_doh:auto_generated ;
; |Out_Transform:inst13| ; 64 (64) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |R2Processor|Out_Transform:inst13 ;
+-------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+-----------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
+------------------------------------------------+
; Analysis & Synthesis DSP Block Usage Summary ;
+----------------------------------+-------------+
; Statistic ; Number Used ;
+----------------------------------+-------------+
; Simple Multipliers (9-bit) ; 0 ;
; Simple Multipliers (18-bit) ; 3 ;
; Simple Multipliers (36-bit) ; 0 ;
; Multiply Accumulators (18-bit) ; 0 ;
; Two-Multipliers Adders (9-bit) ; 0 ;
; Two-Multipliers Adders (18-bit) ; 0 ;
; Four-Multipliers Adders (9-bit) ; 0 ;
; Four-Multipliers Adders (18-bit) ; 0 ;
; Dynamic DSP Blocks ; 0 ;
; DSP Blocks ; -- ;
; DSP Block 9-bit Elements ; 6 ;
; Signed Multipliers ; 3 ;
; Unsigned Multipliers ; 0 ;
; Mixed Sign Multipliers ; 0 ;
; Variable Sign Multipliers ; 0 ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -