📄 _primary.vhd
字号:
library verilog;use verilog.vl_types.all;entity mult is generic( w2 : integer := 17; w1 : integer := 9; w : integer := 8 ); port( dataa : in vl_logic_vector; datab : in vl_logic_vector; result : out vl_logic_vector );end mult;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -