📄 ram44.fit.rpt
字号:
; Local Routing Interconnect ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0 ; 212 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 1 ;
; 7 ; 3 ;
+-----------------------------+----------------+
+---------------------------------------------+
; LAB External Interconnect ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 ; 206 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 1 ;
; 4 ; 5 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 0 ;
; 9 ; 0 ;
; 10 ; 1 ;
; 11 ; 3 ;
+----------------------------+----------------+
+-----------------------------------------------------------------------------------------+
; Row Interconnect ;
+------------------------------------------------------------------------------------------
; Row ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
; A ; 2 / 144 ( 1 % ) ; 0 / 72 ( 0 % ) ; 13 / 72 ( 18 % ) ;
; B ; 1 / 144 ( < 1 % ) ; 0 / 72 ( 0 % ) ; 0 / 72 ( 0 % ) ;
; C ; 1 / 144 ( < 1 % ) ; 0 / 72 ( 0 % ) ; 0 / 72 ( 0 % ) ;
; D ; 0 / 144 ( 0 % ) ; 0 / 72 ( 0 % ) ; 0 / 72 ( 0 % ) ;
; E ; 0 / 144 ( 0 % ) ; 0 / 72 ( 0 % ) ; 0 / 72 ( 0 % ) ;
; F ; 2 / 144 ( 1 % ) ; 0 / 72 ( 0 % ) ; 4 / 72 ( 5 % ) ;
; Total ; 6 / 864 ( < 1 % ) ; 0 / 432 ( 0 % ) ; 17 / 432 ( 3 % ) ;
+-------+--------------------+-----------------------------+------------------------------+
+---------------------------+
; LAB Column Interconnect ;
+----------------------------
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 24 ( 0 % ) ;
; 2 ; 0 / 24 ( 0 % ) ;
; 3 ; 0 / 24 ( 0 % ) ;
; 4 ; 0 / 24 ( 0 % ) ;
; 5 ; 0 / 24 ( 0 % ) ;
; 6 ; 0 / 24 ( 0 % ) ;
; 7 ; 0 / 24 ( 0 % ) ;
; 8 ; 0 / 24 ( 0 % ) ;
; 9 ; 0 / 24 ( 0 % ) ;
; 10 ; 0 / 24 ( 0 % ) ;
; 11 ; 0 / 24 ( 0 % ) ;
; 12 ; 0 / 24 ( 0 % ) ;
; 13 ; 0 / 24 ( 0 % ) ;
; 14 ; 0 / 24 ( 0 % ) ;
; 15 ; 0 / 24 ( 0 % ) ;
; 16 ; 0 / 24 ( 0 % ) ;
; 17 ; 0 / 24 ( 0 % ) ;
; 18 ; 0 / 24 ( 0 % ) ;
; 19 ; 0 / 24 ( 0 % ) ;
; 20 ; 0 / 24 ( 0 % ) ;
; 21 ; 0 / 24 ( 0 % ) ;
; 22 ; 0 / 24 ( 0 % ) ;
; 23 ; 1 / 24 ( 4 % ) ;
; 24 ; 1 / 24 ( 4 % ) ;
; 25 ; 0 / 24 ( 0 % ) ;
; 26 ; 0 / 24 ( 0 % ) ;
; 27 ; 0 / 24 ( 0 % ) ;
; 28 ; 1 / 24 ( 4 % ) ;
; 29 ; 1 / 24 ( 4 % ) ;
; 30 ; 2 / 24 ( 8 % ) ;
; 31 ; 2 / 24 ( 8 % ) ;
; 32 ; 2 / 24 ( 8 % ) ;
; 33 ; 2 / 24 ( 8 % ) ;
; 34 ; 3 / 24 ( 12 % ) ;
; 35 ; 2 / 24 ( 8 % ) ;
; 36 ; 2 / 24 ( 8 % ) ;
; Total ; 19 / 864 ( 2 % ) ;
+-------+-------------------+
+---------------------------+
; LAB Column Interconnect ;
+----------------------------
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 48 ( 0 % ) ;
; Total ; 0 / 48 ( 0 % ) ;
+-------+-------------------+
+---------------------------------------------------+
; Fitter Resource Usage Summary ;
+----------------------------------------------------
; Resource ; Usage ;
+------------------------------+--------------------+
; Logic cells ; 40 / 1,728 ( 2 % ) ;
; Registers ; 20 / 1,728 ( 1 % ) ;
; Logic cells in carry chains ; 0 ;
; User inserted logic cells ; 0 ;
; I/O pins ; 26 / 102 ( 25 % ) ;
; -- Clock pins ; 0 ;
; -- Dedicated input pins ; 0 / 4 ( 0 % ) ;
; Global signals ; 0 ;
; EABs ; 0 / 6 ( 0 % ) ;
; Total memory bits ; 0 / 24,576 ( 0 % ) ;
; Total RAM block bits ; 0 / 24,576 ( 0 % ) ;
; Maximum fan-out node ; clk ;
; Maximum fan-out ; 20 ;
; Total fan-out ; 162 ;
; Average fan-out ; 2.45 ;
+------------------------------+--------------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Compilation Hierarchy Node ; Logic Cells ; Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+----------------------------+-------------+-----------+-------------+------+--------------+-------------------+------------------+-----------------+---------------------+
; |ram44 ; 40 (0) ; 20 ; 0 ; 26 ; 20 (0) ; 16 (0) ; 4 (0) ; 0 (0) ; |ram44 ;
; |DELED:inst| ; 7 (7) ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 0 (0) ; |ram44|DELED:inst ;
; |ram:inst1| ; 33 (33) ; 20 ; 0 ; 0 ; 13 (13) ; 16 (16) ; 4 (4) ; 0 (0) ; |ram44|ram:inst1 ;
+----------------------------+-------------+-----------+-------------+------+--------------+-------------------+------------------+-----------------+---------------------+
+----------------------------------+
; Delay Chain Summary ;
+-----------------------------------
; Name ; Pin Type ; Pad to Core ;
+---------+----------+-------------+
; add[1] ; Input ; ON ;
; clk ; Input ; ON ;
; add[0] ; Input ; ON ;
; rd ; Input ; ON ;
; rst ; Input ; ON ;
; wr ; Input ; ON ;
; data[0] ; Input ; ON ;
; data[1] ; Input ; ON ;
; data[2] ; Input ; ON ;
; data[3] ; Input ; ON ;
; a ; Output ; OFF ;
; b ; Output ; OFF ;
; c ; Output ; OFF ;
; d ; Output ; OFF ;
; e ; Output ; OFF ;
; f ; Output ; OFF ;
; g ; Output ; OFF ;
; h ; Output ; OFF ;
; sm1 ; Output ; OFF ;
; sm2 ; Output ; OFF ;
; sm3 ; Output ; OFF ;
; sm4 ; Output ; OFF ;
; sm5 ; Output ; OFF ;
; sm6 ; Output ; OFF ;
; sm7 ; Output ; OFF ;
; sm8 ; Output ; OFF ;
+---------+----------+-------------+
+---------------+
; Pin-Out File ;
+---------------+
The pin-out file can be found in D:/workspace/dsp-d/ram/ram44.pin.
+------------------+
; Fitter Messages ;
+------------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.0 Build 214 3/25/2004 Service Pack 1 SJ Full Version
Info: Processing started: Mon Jul 26 17:01:16 2004
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off ram44 -c ram44
Info: Selected device EP1K30TC144-3 for design ram44
Info: Timing requirements not specified -- optimizing all clocks equally to maximize operation frequency
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Mon Jul 26 2004 at 17:01:19
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 0 seconds
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time = 0 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 0 seconds
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Mon Jul 26 17:01:25 2004
Info: Elapsed time: 00:00:09
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -