ram44.fit.rpt

此程序为dsp原码程序

; 36    ; data[3]    ; LVTTL/LVCMOS ;
; 37    ; GND*       ;              ;
; 38    ; data[1]    ; LVTTL/LVCMOS ;
; 39    ; data[2]    ; LVTTL/LVCMOS ;
; 40    ; GND_INT    ;              ;
; 41    ; data[0]    ; LVTTL/LVCMOS ;
; 42    ; GND*       ;              ;
; 43    ; GND*       ;              ;
; 44    ; GND*       ;              ;
; 45    ; VCC_IO     ;              ;
; 46    ; GND*       ;              ;
; 47    ; GND*       ;              ;
; 48    ; GND*       ;              ;
; 49    ; GND*       ;              ;
; 50    ; VCC_INT    ;              ;
; 51    ; GND*       ;              ;
; 52    ; GND_INT    ;              ;
; 53    ; VCC_CKLK   ;              ;
; 54    ; GND+       ;              ;
; 55    ; GND+       ;              ;
; 56    ; GND+       ;              ;
; 57    ; GND_CKLK   ;              ;
; 58    ; GND_INT    ;              ;
; 59    ; GND*       ;              ;
; 60    ; GND*       ;              ;
; 61    ; VCC_IO     ;              ;
; 62    ; GND*       ;              ;
; 63    ; GND*       ;              ;
; 64    ; GND*       ;              ;
; 65    ; GND*       ;              ;
; 66    ; GND_INT    ;              ;
; 67    ; GND*       ;              ;
; 68    ; GND*       ;              ;
; 69    ; GND*       ;              ;
; 70    ; GND*       ;              ;
; 71    ; VCC_IO     ;              ;
; 72    ; GND*       ;              ;
; 73    ; GND*       ;              ;
; 74    ; ^nCONFIG   ;              ;
; 75    ; VCC_INT    ;              ;
; 76    ; ^MSEL1     ;              ;
; 77    ; ^MSEL0     ;              ;
; 78    ; GND*       ;              ;
; 79    ; GND*       ;              ;
; 80    ; GND*       ;              ;
; 81    ; GND*       ;              ;
; 82    ; GND*       ;              ;
; 83    ; GND*       ;              ;
; 84    ; GND_INT    ;              ;
; 85    ; VCC_INT    ;              ;
; 86    ; GND*       ;              ;
; 87    ; GND*       ;              ;
; 88    ; GND*       ;              ;
; 89    ; GND*       ;              ;
; 90    ; GND*       ;              ;
; 91    ; GND*       ;              ;
; 92    ; GND*       ;              ;
; 93    ; GND_INT    ;              ;
; 94    ; VCC_IO     ;              ;
; 95    ; GND*       ;              ;
; 96    ; GND*       ;              ;
; 97    ; rst        ; LVTTL/LVCMOS ;
; 98    ; GND*       ;              ;
; 99    ; rd         ; LVTTL/LVCMOS ;
; 100   ; wr         ; LVTTL/LVCMOS ;
; 101   ; clk        ; LVTTL/LVCMOS ;
; 102   ; GND*       ;              ;
; 103   ; VCC_INT    ;              ;
; 104   ; GND_INT    ;              ;
; 105   ; #TDI       ;              ;
; 106   ; ^nCE       ;              ;
; 107   ; ^DCLK      ;              ;
; 108   ; ^DATA0     ;              ;
; 109   ; GND*       ;              ;
; 110   ; GND*       ;              ;
; 111   ; GND*       ;              ;
; 112   ; GND*       ;              ;
; 113   ; GND*       ;              ;
; 114   ; GND*       ;              ;
; 115   ; VCC_IO     ;              ;
; 116   ; GND*       ;              ;
; 117   ; GND*       ;              ;
; 118   ; GND*       ;              ;
; 119   ; GND*       ;              ;
; 120   ; GND*       ;              ;
; 121   ; sm8        ; LVTTL/LVCMOS ;
; 122   ; sm7        ; LVTTL/LVCMOS ;
; 123   ; GND_INT    ;              ;
; 124   ; GND+       ;              ;
; 125   ; GND+       ;              ;
; 126   ; GND+       ;              ;
; 127   ; VCC_INT    ;              ;
; 128   ; sm6        ; LVTTL/LVCMOS ;
; 129   ; GND_INT    ;              ;
; 130   ; sm5        ; LVTTL/LVCMOS ;
; 131   ; sm4        ; LVTTL/LVCMOS ;
; 132   ; sm3        ; LVTTL/LVCMOS ;
; 133   ; sm2        ; LVTTL/LVCMOS ;
; 134   ; VCC_IO     ;              ;
; 135   ; sm1        ; LVTTL/LVCMOS ;
; 136   ; h          ; LVTTL/LVCMOS ;
; 137   ; g          ; LVTTL/LVCMOS ;
; 138   ; f          ; LVTTL/LVCMOS ;
; 139   ; GND_INT    ;              ;
; 140   ; e          ; LVTTL/LVCMOS ;
; 141   ; d          ; LVTTL/LVCMOS ;
; 142   ; c          ; LVTTL/LVCMOS ;
; 143   ; b          ; LVTTL/LVCMOS ;
; 144   ; a          ; LVTTL/LVCMOS ;
+-------+------------+--------------+


+-------------------------------------------------------------------------+
; Control Signals                                                         ;
+--------------------------------------------------------------------------
; Name                  ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+-----------------------+---------+---------+--------------+--------------+
; ram:inst1|data3[3]~13 ; LC2_A23 ; 4       ; Clock enable ; Non-global   ;
; ram:inst1|data1[3]~12 ; LC1_A24 ; 4       ; Clock enable ; Non-global   ;
; ram:inst1|data0[3]~14 ; LC2_A28 ; 4       ; Clock enable ; Non-global   ;
; ram:inst1|data2[3]~14 ; LC1_A32 ; 4       ; Clock enable ; Non-global   ;
; clk                   ; 101     ; 20      ; Clock        ; Non-global   ;
; ram:inst1|q[3]~50     ; LC1_A36 ; 4       ; Clock enable ; Non-global   ;
; rst                   ; 97      ; 17      ; Async. clear ; Non-global   ;
+-----------------------+---------+---------+--------------+--------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------------------------
; Name                  ; Fan-Out ;
+-----------------------+---------+
; clk                   ; 20      ;
; rst                   ; 17      ;
; add[0]                ; 12      ;
; add[1]                ; 8       ;
; ram:inst1|q[3]~reg0   ; 7       ;
; ram:inst1|q[2]~reg0   ; 7       ;
; ram:inst1|q[0]~reg0   ; 7       ;
; ram:inst1|q[1]~reg0   ; 7       ;
; wr                    ; 5       ;
; rd                    ; 5       ;
; ram:inst1|data0[3]~14 ; 4       ;
; ram:inst1|data2[3]~14 ; 4       ;
; ram:inst1|data1[3]~12 ; 4       ;
; data[1]               ; 4       ;
; data[3]               ; 4       ;
; data[2]               ; 4       ;
; data[0]               ; 4       ;
; ram:inst1|data3[3]~13 ; 4       ;
; ram:inst1|q[3]~50     ; 4       ;
; ram:inst1|data2[0]    ; 1       ;
; ram:inst1|data1[3]    ; 1       ;
; ram:inst1|i~662       ; 1       ;
; ram:inst1|i~661       ; 1       ;
; ram:inst1|data3[0]    ; 1       ;
; ram:inst1|data1[0]    ; 1       ;
; ram:inst1|data0[2]    ; 1       ;
; ram:inst1|data1[2]    ; 1       ;
; ram:inst1|i~664       ; 1       ;
; ram:inst1|data3[2]    ; 1       ;
; ram:inst1|i~665       ; 1       ;
; ram:inst1|i~666       ; 1       ;
; ram:inst1|data0[0]    ; 1       ;
; ram:inst1|data3[3]    ; 1       ;
; ram:inst1|data0[1]    ; 1       ;
; ram:inst1|data1[1]    ; 1       ;
; DELED:inst|DOUT[0]~0  ; 1       ;
; ram:inst1|data3[1]    ; 1       ;
; DELED:inst|DOUT[5]~10 ; 1       ;
; DELED:inst|DOUT[6]~12 ; 1       ;
; DELED:inst|DOUT[3]~6  ; 1       ;
; ram:inst1|data2[2]    ; 1       ;
; ram:inst1|i~667       ; 1       ;
; ram:inst1|data2[3]    ; 1       ;
; DELED:inst|DOUT[4]~8  ; 1       ;
; ram:inst1|data2[1]    ; 1       ;
; DELED:inst|DOUT[2]~4  ; 1       ;
; ram:inst1|i~660       ; 1       ;
; ram:inst1|i~663       ; 1       ;
; ram:inst1|data0[3]    ; 1       ;
; DELED:inst|DOUT[1]~2  ; 1       ;
+-----------------------+---------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 206            ;
; 1                        ; 3              ;
; 2                        ; 3              ;
; 3                        ; 0              ;
; 4                        ; 0              ;
; 5                        ; 0              ;
; 6                        ; 0              ;
; 7                        ; 1              ;
; 8                        ; 3              ;
+--------------------------+----------------+


+----------------------------------------------+