_primary.vhd

来自「viterbi decoder , use verilog HDL langua」· VHDL 代码 · 共 9 行

library verilog;
use verilog.vl_types.all;
entity clkgen is
    port(
        phi1            : out    vl_logic;
        phi2            : out    vl_logic
    );
end clkgen;