muxcntlr.fit.rpt

CPLD源码 达芬奇开发套件 很好 <没找到!> 查询更多词典 搜索因特网

; EM_CS2               ; Input    ; 0             ;
; READ_OE              ; Input    ; 0             ;
; WRITE_WE             ; Input    ; 0             ;
; UART_TXD1_DMACK      ; Input    ; 0             ;
; ATA_CS0              ; Input    ; 0             ;
; ATA_CS1              ; Input    ; 0             ;
; MSP430_INT_IN        ; Input    ; 0             ;
; ALE_EM_A1            ; Input    ; 0             ;
; CLE_EM_A2            ; Input    ; 0             ;
; ATA0_EM_BA0          ; Input    ; 0             ;
; ATA1_EM_BA1          ; Input    ; 0             ;
; ATA2_EM_A0           ; Input    ; 0             ;
; V18_SYS_RESETZ       ; Input    ; 0             ;
; V33_SM_WAIT_BUSY     ; Input    ; 0             ;
; V33_ATA_WAIT_BUSY    ; Input    ; 0             ;
; V33_CF_WAIT_BUSY     ; Input    ; 0             ;
; NAND_BUSY            ; Input    ; 0             ;
; V33_ATA_INTRQ_EM_RNW ; Input    ; 0             ;
; V33_CF_INTRQ_EM_RNW  ; Input    ; 0             ;
; V33_TIMER_IN         ; Input    ; 0             ;
; UART_RXD1_DMARQ      ; Output   ; --            ;
; WAIT_BUSY            ; Output   ; --            ;
; V18_EM_DATA_BUF_DIR  ; Output   ; --            ;
; V18_EM_DATA_BUF_EN   ; Output   ; --            ;
; INTRQ_EM_RNW         ; Output   ; --            ;
; MSP430_INT_OUT       ; Output   ; --            ;
; CPLD_TIMER_OUT       ; Output   ; --            ;
; V33_SM_ALE_EM_A1     ; Output   ; --            ;
; V33_SM_CLE_EM_A2     ; Output   ; --            ;
; V33_SM_WRITE_WE      ; Output   ; --            ;
; V33_SM_READ_OE       ; Output   ; --            ;
; V33_SM_SM_CEZ        ; Output   ; --            ;
; V33_CF_WRITE_WE      ; Output   ; --            ;
; V33_CF_READ_OE       ; Output   ; --            ;
; V33_CF_ATA_CS0       ; Output   ; --            ;
; V33_CF_ATA_CS1       ; Output   ; --            ;
; V33_CF_ATA0_EM_BA0   ; Output   ; --            ;
; V33_CF_ATA1_EM_BA1   ; Output   ; --            ;
; V33_CF_ATA2_EM_A0    ; Output   ; --            ;
; V33_ATA_DA0          ; Output   ; --            ;
; V33_ATA_DA1          ; Output   ; --            ;
; V33_ATA_DA2          ; Output   ; --            ;
; V33_ATA_DMACK        ; Output   ; --            ;
; V33_ATA_CS0          ; Output   ; --            ;
; V33_ATA_CS1          ; Output   ; --            ;
; V33_ATA_DIOR         ; Output   ; --            ;
; V33_ATA_DIOW         ; Output   ; --            ;
; V33_ATA_BUFF_DIR     ; Output   ; --            ;
; V33_ATA_BUFF_ENZ     ; Output   ; --            ;
; V33_ATA_RESETn       ; Output   ; --            ;
; V33_SYS_RESETZ       ; Output   ; --            ;
; V33_UART_TXD1        ; Output   ; --            ;
+----------------------+----------+---------------+


+--------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                        ;
+--------------+-------------+---------+--------------+--------+----------------------+------------------+
; Name         ; Location    ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+--------------+-------------+---------+--------------+--------+----------------------+------------------+
; V33_TIMER_IN ; PIN_62      ; 3       ; Clock        ; yes    ; Global clock         ; GCLK2            ;
; add~38       ; LC_X4_Y1_N8 ; 1       ; Clock enable ; no     ; --                   ; --               ;
; div8[0]      ; LC_X4_Y1_N4 ; 3       ; Clock enable ; no     ; --                   ; --               ;
+--------------+-------------+---------+--------------+--------+----------------------+------------------+


+-----------------------------------------------------------------------------+
; Global & Other Fast Signals                                                 ;
+--------------+----------+---------+----------------------+------------------+
; Name         ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------------+----------+---------+----------------------+------------------+
; V33_TIMER_IN ; PIN_62   ; 3       ; Global clock         ; GCLK2            ;
+--------------+----------+---------+----------------------+------------------+


+----------------------------------+
; Non-Global High Fan-Out Signals  ;
+------------------------+---------+
; Name                   ; Fan-Out ;
+------------------------+---------+
; ATA_SEL                ; 14      ;
; CFN_SEL                ; 9       ;
; V33_CF_PWR_ON          ; 9       ;
; V33_SM_CEZ             ; 7       ;
; READ_OE                ; 5       ;
; WRITE_WE               ; 4       ;
; ATA_CS1                ; 3       ;
; ATA_CS0                ; 3       ;
; div8[0]                ; 3       ;
; V18_SYS_RESETZ         ; 2       ;
; ATA2_EM_A0             ; 2       ;
; ATA1_EM_BA1            ; 2       ;
; ATA0_EM_BA0            ; 2       ;
; UART_TXD1_DMACK        ; 2       ;
; ATA_DIR                ; 2       ;
; div8[1]                ; 2       ;
; SelCF~0                ; 2       ;
; div8[2]                ; 2       ;
; EM_CS2~14              ; 2       ;
; V18_EM_DATA_BUF_DIR~68 ; 2       ;
; V33_CF_INTRQ_EM_RNW    ; 1       ;
; V33_ATA_INTRQ_EM_RNW   ; 1       ;
; NAND_BUSY              ; 1       ;
; V33_CF_WAIT_BUSY       ; 1       ;
; V33_ATA_WAIT_BUSY      ; 1       ;
; V33_SM_WAIT_BUSY       ; 1       ;
; CLE_EM_A2              ; 1       ;
; ALE_EM_A1              ; 1       ;
; MSP430_INT_IN          ; 1       ;
; EM_CS2                 ; 1       ;
; V33_ATA_DMARQ          ; 1       ;
; add~38                 ; 1       ;
; INTRQ_EM_RNW~2         ; 1       ;
; WAIT_BUSY~5            ; 1       ;
; WAIT_BUSY~39           ; 1       ;
; V33_ATA_DIOW~3         ; 1       ;
; V33_ATA_DIOR~3         ; 1       ;
; V33_ATA_CS1~3          ; 1       ;
; V33_ATA_CS0~3          ; 1       ;
; V33_ATA_DMACK~3        ; 1       ;
; V33_ATA_DA2~10         ; 1       ;
; V33_ATA_DA1~10         ; 1       ;
; V33_ATA_DA0~10         ; 1       ;
; V33_CF_ATA2_EM_A0~12   ; 1       ;
; V33_CF_ATA1_EM_BA1~12  ; 1       ;
; V33_CF_ATA0_EM_BA0~12  ; 1       ;
; V33_CF_ATA_CS1~7       ; 1       ;
; V33_CF_ATA_CS0~7       ; 1       ;
; V33_CF_READ_OE~7       ; 1       ;
; V33_CF_WRITE_WE~7      ; 1       ;
+------------------------+---------+


+------------------------------------------------+
; Interconnect Usage Summary                     ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage             ;