📄 中华视频网 - 在fpga上实现h_264-avc视频编码标准.htm
字号:
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=2&Itemid=5">H.264的码率控制策略</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=3&Itemid=5">基于IP的H.264关键技术</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=10&Itemid=5">H.264在H.323系统中的应用</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=18&Itemid=5">视频监控系统之H.264</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=19&Itemid=5">学习码率控制的心得</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=67&Itemid=5">关于H.264视频编码传输的QoS特性分析</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=88&Itemid=5">基于Blackfin533的H.264编码</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=89&Itemid=5">嵌入式设备的静止图像编码</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=90&Itemid=5">视频编码标准H.264的核心技术分析</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=108&Itemid=5">H.264中抗误码技术的研究</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=110&Itemid=5">ISO
14496-10-(AVC) 简明介绍</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=125&Itemid=5">x264在VC环境编译出错原因分析</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=126&Itemid=5">MPEG-4
AVC/H.264编码器荟萃</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=138&Itemid=5">MPEG-4
AVC/H.264 decoder comparison</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=155&Itemid=5">基于可编程处理器的H.264实现</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=169&Itemid=5">H.264编解码器在C6416
DSP上的实现与优化</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=170&Itemid=5">H.264视频压缩标准对测试技术提出的挑战</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=174&Itemid=5">纵览最新视频编码标准H.264/AVC</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=194&Itemid=5">H.264/AVC技术进展及其务实发展策略思考</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=198&Itemid=5">The
road of x264 setting optimization</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=200&Itemid=5">以全双工模式运行H.264基线的可编程引擎</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=230&Itemid=5">H.264压缩性能和应用分析</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=232&Itemid=5">H.264技术特色与广播视讯应用方案</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=235&Itemid=5">H.264/AVC在无线环境的应用</A>
<LI><A
href="http://www.vvou.com/index.php?option=com_content&task=view&id=238&Itemid=5">H.264在互联网抗误码问题中的应用</A>
</LI></UL></TD></TR></TBODY></TABLE></DIV></TD>
<TD id=center_area_outer colSpan=2>
<DIV id=center_area>
<TABLE cellSpacing=0 cellPadding=0 width="99%">
<TBODY>
<TR>
<TD>
<TABLE class=contentpaneopen>
<TBODY>
<TR>
<TD class=contentheading
width="100%">在FPGA上实现H.264/AVC视频编码标准 </TD>
<TD class=buttonheading align=right
width="100%"><A title=输出PDF
href="javascript:void%20window.open('http://www.chinavideo.org/index2.php?option=com_content&do_pdf=1&id=96', 'win2', 'status=no,toolbar=no,scrollbars=yes,titlebar=no,menubar=no,resizable=yes,width=640,height=480,directories=no,location=no');"><IMG
alt=输出PDF
src="中华视频网 - 在FPGA上实现H_264-AVC视频编码标准.files/pdf_button.png"
align=middle border=0 name=image> </A></TD>
<TD class=buttonheading align=right
width="100%"><A title=打印
href="javascript:void%20window.open('http://www.chinavideo.org/index2.php?option=com_content&task=view&id=96&Itemid=5&pop=1&page=0', 'win2', 'status=no,toolbar=no,scrollbars=yes,titlebar=no,menubar=no,resizable=yes,width=640,height=480,directories=no,location=no');"><IMG
alt=打印
src="中华视频网 - 在FPGA上实现H_264-AVC视频编码标准.files/printButton.png"
align=middle border=0 name=image> </A></TD>
<TD class=buttonheading align=right
width="100%"><A title=E-mail
href="javascript:void%20window.open('http://www.chinavideo.org/index2.php?option=com_content&task=emailform&id=96', 'win2', 'status=no,toolbar=no,scrollbars=yes,titlebar=no,menubar=no,resizable=yes,width=400,height=250,directories=no,location=no');"><IMG
alt=E-mail
src="中华视频网 - 在FPGA上实现H_264-AVC视频编码标准.files/emailButton.png"
align=middle border=0 name=image>
</A></TD></TR></TBODY></TABLE>
<TABLE class=contentpaneopen>
<TBODY>
<TR>
<TD vAlign=top align=left width="70%"
colSpan=2><SPAN class=small>作者： Wilson C. Chung
</SPAN> </TD></TR>
<TR>
<TD class=createdate vAlign=top
colSpan=2>2005-12-25 </TD></TR>
<TR>
<TD vAlign=top colSpan=2>
<DIV
align=left><BR>摘要：尽管H.264/AVC承诺将此已有视频编码标准具有更高的编码效率，它仍为系统架构师、DSP
工程师和硬件设计人员带来了巨大的工程设计挑战。H.264/AVC 标准引入了自 1990 年推出
H.261 之后视频编码标准演进过程中出现的大部分重大改变和算法间断 (algorithmic
discontinuities)。
<DIV>
<DIV> 实现 H.264/AVC
编码标准所需的算法计算复杂度、数据局部性，以及算法和数据并行性，常常会直接影响系统级别的整体架构决策。这种影响又会决定在广播、视频编辑、电话会议以及消费电子领域开发H.264/AVC解决方案所需的最终开发成本。<BR><BR>关键词：H.264
FPGA 预测 </DIV></DIV></DIV>
<DIV align=left>
<DIV><STRONG>复杂度分析</STRONG></DIV>
<DIV>
<DIV> 为了实现实时
H.264/AVC 标准清晰度 (SD) 或高清晰度 (HD)
分辩率编码解决方案，系统架构师常常需要使用多个 FPGA 和可编程
DSP。为了说明所需计算的巨大复杂度，先探讨一下 H.264/AVC
编码器的典型运行时的周期要求。H.264/AVC
编码器基于由联合视频工作组(JVT)提供的软件模型，该工作组由来自 ITU-T 的视频编码专家组
(VCEG) 和 ISO/IEC 的运动图像专家组 (MPEG) 的专家组成。</DIV>
<DIV>采用Intel的VTune软件，在 Intel Pentium III 1.0 GHz
通用 CPU、512 MB 内存的平台上运行，按照主要配置编码解决方案实现 H.264/AVC
SD，需要约 1,600 BOPS(每秒十亿次运算)。</DIV>
<DIV>
<DIV> 表 1 显示了基于
Pentium III 通用处理器架构的 H.264/AVC 编码器的复杂度的典型情况。请注意，在表
1 中，运动估计、宏块/块处理(包括模式决策)，以及运动补偿模块是基本候选硬件加速单元。</DIV>
<DIV>
<DIV>
然而，单凭计算复杂度并不能决定一个功能模块是否应映射为硬件或是使其保持为软件。为了评估在由
FPGA、可编程 DSP或通用主处理器混合组成的平台上实现 H.264/AVC
编码标准时，软件和硬件分割的可行性，需要分析将会影响整体设计决策的大量架构问题。</DIV>
<DIV>
<DIV><STRONG>数据局部性。</STRONG></DIV>
<DIV>
<DIV>
在同步设计中，按照特定的顺序和粒度访问内存，同时根据延迟、总线竞争、对准、DMA
传输率以及所用内存的类型(如 ZBT 内存、SDRAM和 SRAM
等)使时钟周期数降至最小的能力至关重要。数据局部性问题主要是由数据单元和算术单元(或处理引擎)之间的物理接口体现的。</DIV>
<DIV>
<DIV><STRONG>数据并行性。</STRONG></DIV>
<DIV>
<DIV>
大多数信号处理算法都是对高度并行的数据进行操作(如 FIR 滤波)。单指令多数据 (SIMD)
和向量处理器对可被并行化或做成向量格式(或长数据宽度)的数据具有较高的处理效率。</DIV>
<DIV>
<DIV> FPGA可通过提供大量块
RAM 支持大量极高总计带宽要求来实现这一点。在新的 Xilinx Virtex-4 SX器件中，块
RAM 的数量与 Xtreme
DSP的逻辑片数紧密匹配(例如，SX25具有128个块RAM，128个DSP逻辑片；SX35具有192个块
RAM，192个DSP 逻辑片；SX55具有320个块 RAM，512个DSP逻辑片)。</DIV>
<DIV>
<DIV><STRONG>信号处理算法并行机制。</STRONG></DIV>
<DIV>
<DIV> 在典型的可编程 DSP
或通用处理器中，信号处理算法并行机制通常是指指令级并行 (ILP)。超长指令字 (VLIW)
处理器是此类采用ILP的机器中的一个例子，它将多条指令(ADD、MULT 及
BRA)组合起来,在一个周期内执行。处理器中高度流水线化的执行单元也是实现并行机制的典型硬件示例。现在已经有可编程DSP采用这种架构(如TI的
TMS320C64x)。</DIV>
<DIV>
<DIV>
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -