resetgenunit.v

来自「hmac的verilog代码, 通过控制字选择进行sha1运算或hmac运算」· Verilog 代码 · 共 23 行

///////////////////////////////////////////////////////
//    module describe
// name: 		resetgenunit
// function:	generate the reset signal
// writer:		zy
// data:		2006/03/16
// version:		1.0
// feature:		
////////////////////////////////////////////////////////

module resetgenunit(reset,softreset,localreset);
input reset;
input softreset;

output localreset;
reg localreset;

always @(reset or softreset)
begin
	localreset<=(!reset)|softreset;
end

endmodule