results

来自「viterbi译码器的一种fpga实现」· 代码 · 共 16 行

TXT
16 行
字号 
		space 		timeconf_2_8_1      326(6%)         27.8ns/35.97MHz = 36.97 Mbpsconf_2_8_2	463(9%)		39.8ns/25.12MHz = 50.24 Mbpsconf_2_8_4	741(14%)	68ns/14.7MHz    = 58.8  Mbpsconf_2_8_8	1296(25%)	134.6ns/7.42MHz = 59.36 Mbpsconf_3_12_1	738(14%)	32.9ns/30.39MHz conf_3_18_1	915(18%)	31.7ns/31.54MHzconf_3_24_1	1107(22%)	33.3ns/30.03MHzconf_3_36_1	1492(29%)	32.9ns/30.39MHzconf_5_20_1	3859(77%)	33.6ns/29.76MHz

results - 源码说明

本页面展示了「viterbi译码器的一种fpga实现」中的 results 源码文件，采用 编程语言编写，共 16 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫开发者社区收录了大量与Viterbi译码相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?