results
来自「viterbi译码器的一种fpga实现」· 代码 · 共 16 行
TXT
16 行
space timeconf_2_8_1 326(6%) 27.8ns/35.97MHz = 36.97 Mbpsconf_2_8_2 463(9%) 39.8ns/25.12MHz = 50.24 Mbpsconf_2_8_4 741(14%) 68ns/14.7MHz = 58.8 Mbpsconf_2_8_8 1296(25%) 134.6ns/7.42MHz = 59.36 Mbpsconf_3_12_1 738(14%) 32.9ns/30.39MHz conf_3_18_1 915(18%) 31.7ns/31.54MHzconf_3_24_1 1107(22%) 33.3ns/30.03MHzconf_3_36_1 1492(29%) 32.9ns/30.39MHzconf_5_20_1 3859(77%) 33.6ns/29.76MHz
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?