countled.v

来自「用CPLD控制LED、数码管的显示源代码」· Verilog 代码 · 共 17 行

module countled(k,a);
input k;
output  a;
reg [2:0] a;
//reg [7:0] count;
always @(posedge k) 
   begin
    if(a>=6)
       begin
       a=0;	
       end
    else
       a=a+1;
    end
endmodule