decode2_inst.vhd

来自「CPLD7256的例子程序」· VHDL 代码 · 共 9 行

decode2_inst : decode2 PORT MAP (
		data	 => data_sig,
		enable	 => enable_sig,
		eq0	 => eq0_sig,
		eq1	 => eq1_sig,
		eq2	 => eq2_sig,
		eq3	 => eq3_sig
	);