_primary.vhd

来自「此代码可用modelsim进行仿真」· VHDL 代码 · 共 5 行

library verilog;
use verilog.vl_types.all;
entity test1_cpu is
end test1_cpu;