📄 latch1.tan.rpt
字号:
Timing Analyzer report for LATCH1
Wed Jun 14 11:02:17 2006
Version 5.1 Build 176 10/26/2005 SJ Web Edition
---------------------
; Table of Contents ;
---------------------
1. Legal Notice
2. Timing Analyzer Summary
3. Timing Analyzer Settings
4. Clock Settings Summary
5. tsu
6. tco
7. tpd
8. th
9. Timing Analyzer Messages
----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions
and other software and tools, and its AMPP partner logic
functions, and any output files any of the foregoing
(including device programming or simulation files), and any
associated documentation or information are expressly subject
to the terms and conditions of the Altera Program License
Subscription Agreement, Altera MegaCore Function License
Agreement, or other applicable license agreement, including,
without limitation, that your use is for the sole purpose of
programming logic devices manufactured by Altera and sold by
Altera or its authorized distributors. Please refer to the
applicable agreement for further details.
+-------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary ;
+------------------------------+-------+---------------+-------------+----------------+--------------+------------+----------+--------------+
; Type ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+----------------+--------------+------------+----------+--------------+
; Worst-case tsu ; N/A ; None ; 5.381 ns ; CLR ; REG_TEMP[12] ; -- ; CE ; 0 ;
; Worst-case tco ; N/A ; None ; 7.618 ns ; REG_TEMP[7] ; PC_OUT[7] ; CE ; -- ; 0 ;
; Worst-case tpd ; N/A ; None ; 6.243 ns ; CE ; PC_OUT[14] ; -- ; -- ; 0 ;
; Worst-case th ; N/A ; None ; -3.988 ns ; PULSE_COUNT[9] ; REG_TEMP[9] ; -- ; CE ; 0 ;
; Total number of failed paths ; ; ; ; ; ; ; ; 0 ;
+------------------------------+-------+---------------+-------------+----------------+--------------+------------+----------+--------------+
+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option ; Setting ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name ; EP2C5Q208C8 ; ; ; ;
; Timing Models ; Preliminary ; ; ; ;
; Number of source nodes to report per destination node ; 10 ; ; ; ;
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
; Default hold multicycle ; Same As Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; Off ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CE ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+-------------------------------------------------------------------------------+
; tsu ;
+-------+--------------+------------+-----------------+--------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To ; To Clock ;
+-------+--------------+------------+-----------------+--------------+----------+
; N/A ; None ; 5.381 ns ; CLR ; REG_TEMP[12] ; CE ;
; N/A ; None ; 5.380 ns ; CLR ; REG_TEMP[10] ; CE ;
; N/A ; None ; 5.378 ns ; CLR ; REG_TEMP[3] ; CE ;
; N/A ; None ; 5.376 ns ; CLR ; REG_TEMP[2] ; CE ;
; N/A ; None ; 5.376 ns ; CLR ; REG_TEMP[4] ; CE ;
; N/A ; None ; 5.376 ns ; CLR ; REG_TEMP[9] ; CE ;
; N/A ; None ; 5.374 ns ; CLR ; REG_TEMP[8] ; CE ;
; N/A ; None ; 5.345 ns ; CLR ; REG_TEMP[13] ; CE ;
; N/A ; None ; 5.345 ns ; CLR ; REG_TEMP[14] ; CE ;
; N/A ; None ; 5.344 ns ; CLR ; REG_TEMP[1] ; CE ;
; N/A ; None ; 5.340 ns ; CLR ; REG_TEMP[7] ; CE ;
; N/A ; None ; 5.340 ns ; CLR ; REG_TEMP[15] ; CE ;
; N/A ; None ; 5.338 ns ; CLR ; REG_TEMP[5] ; CE ;
; N/A ; None ; 5.337 ns ; CLR ; REG_TEMP[6] ; CE ;
; N/A ; None ; 5.337 ns ; CLR ; REG_TEMP[11] ; CE ;
; N/A ; None ; 5.300 ns ; PULSE_COUNT[3] ; REG_TEMP[3] ; CE ;
; N/A ; None ; 5.145 ns ; PULSE_COUNT[6] ; REG_TEMP[6] ; CE ;
; N/A ; None ; 5.080 ns ; PULSE_COUNT[12] ; REG_TEMP[12] ; CE ;
; N/A ; None ; 4.913 ns ; PULSE_COUNT[10] ; REG_TEMP[10] ; CE ;
; N/A ; None ; 4.901 ns ; CLR ; REG_TEMP[0] ; CE ;
; N/A ; None ; 4.892 ns ; PULSE_COUNT[1] ; REG_TEMP[1] ; CE ;
; N/A ; None ; 4.889 ns ; PULSE_COUNT[5] ; REG_TEMP[5] ; CE ;
; N/A ; None ; 4.879 ns ; PULSE_COUNT[11] ; REG_TEMP[11] ; CE ;
; N/A ; None ; 4.772 ns ; PULSE_COUNT[15] ; REG_TEMP[15] ; CE ;
; N/A ; None ; 4.718 ns ; PULSE_COUNT[2] ; REG_TEMP[2] ; CE ;
; N/A ; None ; 4.568 ns ; PULSE_COUNT[14] ; REG_TEMP[14] ; CE ;
; N/A ; None ; 4.557 ns ; PULSE_COUNT[7] ; REG_TEMP[7] ; CE ;
; N/A ; None ; 4.556 ns ; PULSE_COUNT[4] ; REG_TEMP[4] ; CE ;
; N/A ; None ; 4.520 ns ; PULSE_COUNT[13] ; REG_TEMP[13] ; CE ;
; N/A ; None ; 4.380 ns ; PULSE_COUNT[8] ; REG_TEMP[8] ; CE ;
; N/A ; None ; 4.332 ns ; PULSE_COUNT[0] ; REG_TEMP[0] ; CE ;
; N/A ; None ; 4.254 ns ; PULSE_COUNT[9] ; REG_TEMP[9] ; CE ;
+-------+--------------+------------+-----------------+--------------+----------+
+----------------------------------------------------------------------------+
; tco ;
+-------+--------------+------------+--------------+------------+------------+
; Slack ; Required tco ; Actual tco ; From ; To ; From Clock ;
+-------+--------------+------------+--------------+------------+------------+
; N/A ; None ; 7.618 ns ; REG_TEMP[7] ; PC_OUT[7] ; CE ;
; N/A ; None ; 7.611 ns ; REG_TEMP[9] ; PC_OUT[9] ; CE ;
; N/A ; None ; 7.601 ns ; REG_TEMP[1] ; PC_OUT[1] ; CE ;
; N/A ; None ; 7.598 ns ; REG_TEMP[12] ; PC_OUT[12] ; CE ;
; N/A ; None ; 7.591 ns ; REG_TEMP[5] ; PC_OUT[5] ; CE ;
; N/A ; None ; 7.591 ns ; REG_TEMP[0] ; PC_OUT[0] ; CE ;
; N/A ; None ; 7.361 ns ; REG_TEMP[14] ; PC_OUT[14] ; CE ;
; N/A ; None ; 7.302 ns ; REG_TEMP[13] ; PC_OUT[13] ; CE ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -