f4.hier_info

来自「FPGA光电编码器输入模块」· HIER_INFO 代码 · 共 18 行

|F4
ENADD <= inst26.DB_MAX_OUTPUT_PORT_TYPE
CLR => inst.ACLR
CLR => inst4.ACLR
CLR => inst5.ACLR
CLR => inst6.ACLR
CLR => inst2.ACLR
CLK => inst.CLK
CLK => inst4.CLK
CLK => inst5.CLK
CLK => inst6.CLK
CLK => inst2.CLK
INA => inst.DATAIN
INB => inst4.DATAIN
F4_CLK <= inst2.DB_MAX_OUTPUT_PORT_TYPE