js_tb.tdf

一个基于FPGA的串口程序

%	接收同步，检测SI的下跳沿	%
SUBDESIGN Js_tb					% *********子模块头，和文件同名********	%
(								% **************** 信号定义	***********	%
	clr,clk			: INPUT = VCC;
	js_clk,dao		: OUTPUT;
)
VARIABLE
	jsck[7..0]		: DFF;	--高4位为10计数器，低4位为16分频器

BEGIN
	jsck[].clrn = !clr;			--SI的起始下跳沿
	jsck[].clk = clk;
	
	IF jsck[7..4] < 10 THEN
		jsck[].d = jsck[] + 1;
	ELSE
		jsck[].d = jsck[];
	END IF;
	
	dao = (jsck[7..4] == 10);	--已经收足10位
	js_clk = jsck[3];			--和SI起始位同步的串行接收时钟

END;