📄 alu.spl
字号:
[Inputs]
clk
=a[7:0]=
=b[7:0]=
=opcode[2:0]=
[Outputs]
=outp_s[7:0]=
=outp_a[7:0]=
[BiDir]
[ATTRIBUTES]
VeriModel alu
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -