pn_gen_ver_211.ptf

来自「FPGA-CPLD_DesignTool,事例程序3-4」· PTF 代码 · 共 8 行

PTF

8 行

[iq_pn_gen]
Place & Route=false
Implement Design=true
Map=true
Generate Post-Map Static Timing=true
[pn_gen_srl_test.tf]
ModelSim Simulator=true

pn_gen_ver_211.ptf - 源码说明

本页面展示了「FPGA-CPLD_DesignTool,事例程序3-4」中的 pn_gen_ver_211.ptf 源码文件，采用 PTF 编程语言编写，共 8 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫下载站收录了大量与FPGA-CPLD_DesignTool相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

复制代码Ctrl + C

搜索代码Ctrl + F

全屏模式F11

增大字号Ctrl + =

减小字号Ctrl + -

显示快捷键?