timedevider.hier_info

分频器 FPGＡ程序设计 二分频

|timedevider
inclk => temp[0].CLK
inclk => temp[1].CLK
inclk => temp[2].CLK
inclk => temp[3].CLK
inclk => temp[4].CLK
inclk => temp[5].CLK
inclk => outclk~reg0.CLK
outclk <= outclk~reg0.DB_MAX_OUTPUT_PORT_TYPE
clear => temp[0].ACLR
clear => temp[1].ACLR
clear => temp[2].ACLR
clear => temp[3].ACLR
clear => temp[4].ACLR
clear => temp[5].ACLR
clear => outclk~reg0.ACLR