oaks32.h

符合日本著名的ITRON规范的开源操作系统。 TOPPERS/JSP内核就是TOPPERS工程按μITRON4.0研发的第一个 软件

/*
 *  TOPPERS/JSP Kernel
 *      Toyohashi Open Platform for Embedded Real-Time Systems/
 *      Just Standard Profile Kernel
 *
 *  Copyright (C) 2000-2003 by Embedded and Real-Time Systems Laboratory
 *                              Toyohashi Univ. of Technology, JAPAN
 *  Copyright (C) 2003-2004 by Naoki Saito
 *             Nagoya Municipal Industrial Research Institute, JAPAN
 *  Copyright (C) 2003-2004 by Platform Development Center
 *                                          RICOH COMPANY,LTD. JAPAN
 * 
 *  惧淡螟侯涪荚は·Free Software Foundation によって给山されている 
 *  GNU General Public License の Version 2 に淡揭されている掘凤か·笆
 *  布の(1)×(4)の掘凤を塔たす眷圭に嘎り·塑ソフトウェア∈塑ソフトウェ
 *  アを猖恃したものを崔むˉ笆布票じ∷を蝗脱ˇ剩澜ˇ猖恃ˇ浩芹邵∈笆布·
 *  网脱と钙ぶ∷することを痰浸で钓满するˉ
 *  (1) 塑ソフトウェアをソ〖スコ〖ドの妨で网脱する眷圭には·惧淡の螟侯
 *      涪山绩·この网脱掘凤および布淡の痰瘦沮惮年が·そのままの妨でソ〖
 *      スコ〖ド面に崔まれていることˉ
 *  (2) 塑ソフトウェアを浩网脱材墙なバイナリコ〖ド∈リロケ〖タブルオブ
 *      ジェクトファイルやライブラリなど∷の妨で网脱する眷圭には·网脱
 *      に燃うドキュメント∈网脱荚マニュアルなど∷に·惧淡の螟侯涪山绩·
 *      この网脱掘凤および布淡の痰瘦沮惮年を非很することˉ
 *  (3) 塑ソフトウェアを浩网脱稍材墙なバイナリコ〖ドの妨または怠达に寥
 *      み哈んだ妨で网脱する眷圭には·肌のいずれかの掘凤を塔たすことˉ
 *    (a) 网脱に燃うドキュメント∈网脱荚マニュアルなど∷に·惧淡の螟侯
 *        涪山绩·この网脱掘凤および布淡の痰瘦沮惮年を非很することˉ
 *    (b) 网脱の妨轮を·侍に年める数恕によって·惧淡螟侯涪荚に鼠桂する
 *        ことˉ
 *  (4) 塑ソフトウェアの网脱により木儡弄または粗儡弄に栏じるいかなる禄
 *      巢からも·惧淡螟侯涪荚を倘勒することˉ
 * 
 *  塑ソフトウェアは·痰瘦沮で捏丁されているものであるˉ惧淡螟侯涪荚は·
 *  塑ソフトウェアに簇して·その努脱材墙拉も崔めて·いかなる瘦沮も乖わ
 *  ないˉまた·塑ソフトウェアの网脱により木儡弄または粗儡弄に栏じたい
 *  かなる禄巢に簇しても·その勒扦を砷わないˉ
 * 
 *  @(#) $Id: oaks32.h,v 1.3 2005/11/24 12:41:23 honda Exp $
 */

#ifndef _OAKS32_H_
#define	_OAKS32_H_

/*
 *  充哈み戎规の年盗
 */
#define	INT_BRK		0		/* BRK */
#define INT_AD1		7		/* Ａ-Ｄ恃垂达1 */
#define INT_DMA0	8		/* DMA0 */
#define INT_DMA1	9		/* DMA1 */
#define INT_DMA2	10		/* DMA2 */
#define INT_DMA3	11		/* DMA3 */
#define INT_TA0		12		/* タイマA0 */
#define INT_TA1		13		/* タイマA1 */
#define INT_TA2		14		/* タイマA2 */
#define INT_TA3		15		/* タイマA3 */
#define INT_TA4		16		/* タイマA4 */
#define INT_S0TNACK	17		/* UART0流慨,NACK */
#define INT_S0RACK	18		/* UART0减慨,ACK */
#define INT_S1TNACK	19		/* UART1流慨,NACK */
#define INT_S1RACK	20		/* UART1减慨,ACK */
#define INT_TB0		21		/* タイマB0 */
#define INT_TB1		22		/* タイマB1 */
#define INT_TB2		23		/* タイマB2 */
#define INT_TB3		24		/* タイマB3 */
#define INT_TB4		25		/* タイマB4 */
#define INT_INT5	26		/* INT5 */
#define INT_INT4	27		/* INT4 */
#define INT_INT3	28		/* INT3 */
#define INT_INT2	29		/* INT2 */
#define INT_INT1	30		/* INT1 */
#define INT_INT0	31		/* INT0 */
#define INT_TB5		32		/* タイマB5 */
#define INT_S2TNACK 	33		/* UART2流慨,NACK */
#define INT_S2RACK 	34		/* UART2减慨,ACK */
#define INT_S3TNACK 	35		/* UART3流慨,NACK */
#define INT_S3RACK 	36		/* UART3减慨,ACK */
#define INT_S4TNACK 	37		/* UART4流慨,NACK */
#define INT_S4RACK 	38		/* UART4减慨,ACK */

#define INT_AD0		42		/* Ａ-Ｄ恃垂达0 */
#define INT_KEY		43		/* キ〖掐蜗充り哈み */
#define INT_IIO0	44		/* インテリジェントI/O充哈み0 */
#define INT_IIO1	45		/* インテリジェントI/O充哈み1 */
#define INT_IIO2	46		/* インテリジェントI/O充哈み2 */
#define INT_IIO3	47		/* インテリジェントI/O充哈み3 */
#define INT_IIO4	48		/* インテリジェントI/O充哈み4 */
#define INT_IIO5	49		/* インテリジェントI/O充哈み5 */
#define INT_IIO6	50		/* インテリジェントI/O充哈み6 */
#define INT_IIO7	51		/* インテリジェントI/O充哈み7 */
#define INT_IIO8	52		/* インテリジェントI/O充哈み8 */
#define INT_IIO9CAN0	53		/* インテリジェントI/O充哈み9,CAN0 */
#define INT_IIO10CAN1	54		/* インテリジェントI/O充哈み10,CAN1 */
#define INT_IIO11CAN2	57		/* インテリジェントI/O充哈み11,CAN2 */

/*
 *  OAKS32 SFRアドレス年盗
 *
 *  充哈みレジスタ
 */
#define	TADR_SFR_INT_BASE       0x60			/* 充哈み簇息のベ〖スアドレス */
#define TADR_SFR_DM0IC_OFFSET  8				/* DMA0充哈み扩告レジスタ */
#define TADR_SFR_TB5IC_OFFSET   9				/* timerB5 充哈み扩告レジスタ */
#define TADR_SFR_DMA2IC_OFFSET  10				/* DMA2充哈み扩告レジスタ */
#define	TADR_SFR_S2RIC_OFFSET   11				/* uart2减慨充哈み扩告レジスタ */
#define	TADR_SFR_TA0IC_OFFSET   12				/* timerA0 充哈み扩告レジスタ */
#define	TADR_SFR_S3RIC_OFFSET   13				/* uart3减慨充哈み扩告レジスタ */
#define TADR_SFR_TA2IC_OFFSET   14				/* timerA2 充哈み扩告レジスタ */
#define	TADR_SFR_S4RIC_OFFSET   15				/* uart4减慨充哈み扩告レジスタ */
#define TADR_SFR_TA4IC_OFFSET   16				/* timerA4 充哈み扩告レジスタ */
#define TADR_SFR_BCN0IC_OFFSET  17				/* UART0バス咀仆浮叫充哈み扩告レジスタ */
#define TADR_SFR_BCN3IC_OFFSET  17				/* UART3バス咀仆浮叫充哈み扩告レジスタ */
#define	TADR_SFR_S0RIC_OFFSET   18				/* uart0减慨充哈み扩告レジスタ */
#define TADR_SFR_AD0IC_OFFSET   19				/* A-D0恃垂充哈み扩告レジスタ */
#define	TADR_SFR_S1RIC_OFFSET   20				/* uart1减慨充哈み扩告レジスタ */
#define TADR_SFR_IIO0IC_OFFSET  21				/* インテリジェントI/O充哈み扩告レジスタ0 */
#define TADR_SFR_TB1IC_OFFSET   22				/* timerB1 充哈み扩告レジスタ */
#define TADR_SFR_IIO2IC_OFFSET  23				/* インテリジェントI/O充哈み扩告レジスタ2 */
#define TADR_SFR_TB3IC_OFFSET   24				/* timerB3 充哈み扩告レジスタ */
#define TADR_SFR_IIO4IC_OFFSET  25				/* インテリジェントI/O充哈み扩告レジスタ4 */
#define TADR_SFR_INT5IC_OFFSET  26				/* SI/O4/INT5 充哈み扩告レジスタ */
#define TADR_SFR_IIO6IC_OFFSET  27				/* インテリジェントI/O充哈み扩告レジスタ6 */
#define TADR_SFR_INT3IC_OFFSET  28				/* INT3 充哈み扩告レジスタ */
#define TADR_SFR_IIO8IC_OFFSET  29				/* インテリジェントI/O充哈み扩告レジスタ8 */
#define TADR_SFR_INT1IC_OFFSET  30				/* INT1 充哈み扩告レジスタ */
#define TADR_SFR_IIO10IC_OFFSET 31				/* インテリジェントI/O充哈み扩告レジスタ10 */
#define TADR_SFR_CAN1IC_OFFSET  31				/* CAN充哈み1扩告レジスタ */
#define TADR_SFR_IIO11IC_OFFSET 33				/* インテリジェントI/O充哈み扩告レジスタ11 */
#define TADR_SFR_CAN2IC_OFFSET  33				/* CAN充哈み2扩告レジスタ */
#define TADR_SFR_AD1IC_OFFSET   38				/* A-D1恃垂充哈み扩告レジスタ */
#define TADR_SFR_DM1IC_OFFSET   40				/* DMA1充哈み扩告レジスタ */
#define	TADR_SFR_S2TIC_OFFSET   41				/* uart2流慨充哈み扩告レジスタ */
#define TADR_SFR_DM3IC_OFFSET   42				/* DMA3充哈み扩告レジスタ */
#define	TADR_SFR_S3TIC_OFFSET   43				/* uart3流慨充哈み扩告レジスタ */
#define TADR_SFR_TA1IC_OFFSET   44				/* timerA1 充哈み扩告レジスタ */
#define	TADR_SFR_S4TIC_OFFSET   45				/* uart4流慨充哈み扩告レジスタ */
#define TADR_SFR_TA3IC_OFFSET   46				/* timerA3 充哈み扩告レジスタ */
#define TADR_SFR_BCN2IC_OFFSET  47				/* UART2バス咀仆浮叫充哈み扩告レジスタ */
#define	TADR_SFR_S0TIC_OFFSET   48				/* uart0流慨充哈み扩告レジスタ */
#define TADR_SFR_BCN1IC_OFFSET  49				/* UART1バス咀仆浮叫充哈み扩告レジスタ */
#define TADR_SFR_BCN4IC_OFFSET  49				/* UART4バス咀仆浮叫充哈み扩告レジスタ */
#define	TADR_SFR_S1TIC_OFFSET   50				/* uart1流慨充哈み扩告レジスタ */
#define TADR_SFR_KUPIC_OFFSET   51				/* キ〖掐蜗充哈み扩告レジスタ */
#define TADR_SFR_TB0IC_OFFSET   52				/* timerB0 充哈み扩告レジスタ */
#define TADR_SFR_IIO1IC_OFFSET  53				/* インテリジェントI/O充哈み扩告レジスタ1 */
#define TADR_SFR_TB2IC_OFFSET   54				/* timerB2 充哈み扩告レジスタ */
#define TADR_SFR_IIO3IC_OFFSET  55				/* インテリジェントI/O充哈み扩告レジスタ3 */
#define TADR_SFR_TB4IC_OFFSET   56				/* timerB4 充哈み扩告レジスタ */
#define TADR_SFR_IIO5IC_OFFSET  57				/* インテリジェントI/O充哈み扩告レジスタ5 */
#define TADR_SFR_INT4IC_OFFSET  58				/* INT4 充哈み扩告レジスタ */
#define TADR_SFR_IIO7IC_OFFSET  59				/* インテリジェントI/O充哈み扩告レジスタ7 */
#define TADR_SFR_INT2IC_OFFSET  60				/* INT2 充哈み扩告レジスタ */
#define TADR_SFR_IIO9IC_OFFSET  61				/* インテリジェントI/O充哈み扩告レジスタ9 */
#define TADR_SFR_CAN0IC_OFFSET  61				/* CAN充哈み0扩告レジスタ */
#define TADR_SFR_INT0IC_OFFSET  62				/* INT0 充哈み扩告レジスタ */

/*
 *  タイマ〖レジスタ
 */
#define TADR_SFR_TBSR           0x300			/* timerB3,4,5カウント倡幌フラグ */
#define TADR_SFR_TA11           0x302			/* timerA1-1レジスタ */
#define TADR_SFR_TA21           0x304			/* timerA2-1レジスタ */
#define TADR_SFR_TA41           0x306			/* timerA4-1レジスタ */
#define TADR_SFR_INVC0          0x308			/* 话陵PWM扩告レジスタ０ */
#define TADR_SFR_INVC1          0x309			/* 话陵PWM扩告レジスタ１ */
#define TADR_SFR_IDB0           0x30a			/* 话陵叫蜗バッファレジスタ０ */
#define TADR_SFR_IDB1           0x30b			/* 话陵叫蜗バッファレジスタ１ */
#define TADR_SFR_DTT            0x30c			/* 没晚松贿タイマ */
#define TADR_SFR_ICTB2          0x30d			/* timerB2充哈み券栏裳刨肋年カウンタ */
#define TADR_SFR_TB3            0x310			/* timerB3レジスタ */
#define TADR_SFR_TB4            0x312			/* timerB4レジスタ */
#define TADR_SFR_TB5            0x314			/* timerB5レジスタ */
#define	TADR_SFR_TB3MR          0x31b			/* timerB3モ〖ドレジスタ */
#define	TADR_SFR_TB4MR          0x31c			/* timerB4モ〖ドレジスタ */
#define	TADR_SFR_TB5MR          0x31d			/* timerB5モ〖ドレジスタ */
#define TADR_SFR_IFSR           0x31f			/* 充哈み妥傍联买レジスタ */

#define	TADR_SFR_TABSR          0x340			/* カウント倡幌フラグ */
#define TADR_SFR_CPSRF          0x341			/* リセット プリスケ〖ラ リセットフラグ */
#define TADR_SFR_ONSF           0x342			/* ワンショト スタ〖トフラグ */
#define TADR_SFR_TRGSR          0x343			/* トリガ〖セレクト レジスタ */
#define	TADR_SFR_UDF            0x344			/* アップダウンフラグ */
#define	TADR_SFR_TA0            0x346			/* timerA0レジスタ */
#define TADR_SFR_TA1            0x348			/* timerA1レジスタ */
#define TADR_SFR_TA2            0x34a			/* timerA2レジスタ */
#define TADR_SFR_TA3            0x34c			/* timerA3レジスタ */
#define TADR_SFR_TA4            0x34e			/* timerA4レジスタ */
#define TADR_SFR_TB0            0x350			/* timerB0レジスタ */
#define TADR_SFR_TB1            0x352			/* timerB1レジスタ */
#define TADR_SFR_TB2            0x354			/* timerB2レジスタ */
#define	TADR_SFR_TA0MR          0x356			/* timerA0モ〖ドレジスタ */