mpc860t.h

符合日本著名的ITRON规范的开源操作系统。 TOPPERS/JSP内核就是TOPPERS工程按μITRON4.0研发的第一个 软件

#define SIMASK_LVM1	BIT3_16		/*  柒婶レベル1  */
#define SIMASK_IRM2	BIT4_16		/*  IRQ2  */
#define SIMASK_LVM2	BIT5_16		/*  柒婶レベル2  */
#define SIMASK_IRM3	BIT6_16		/*  IRQ3  */
#define SIMASK_LVM3	BIT7_16		/*  柒婶レベル3  */
#define SIMASK_IRM4	BIT8_16		/*  IRQ4  */
#define SIMASK_LVM4	BIT9_16		/*  柒婶レベル4  */
#define SIMASK_IRM5	BIT10_16	/*  IRQ5  */
#define SIMASK_LVM5	BIT11_16	/*  柒婶レベル5  */
#define SIMASK_IRM6	BIT12_16	/*  IRQ6  */
#define SIMASK_LVM6	BIT13_16	/*  柒婶レベル6  */
#define SIMASK_IRM7	BIT14_16	/*  IRQ7  */
#define SIMASK_LVM7	BIT15_16	/*  柒婶レベル7  */

#define TADR_SIU_SIEL   0x18    /* SIU充哈みエッジ】レベルレジスタSIEL */
#define TADR_SIU_SIVEC  0x1c    /* SIU充哈みベクタレジスタSIVEC */
#define TADR_SIU_TESR   0x20    /* 啪流エラ〖ステ〖タスレジスタTESR */
#define TADR_SIU_SDCR   0x30    /* SDMAコンフィギュレ〖ションレジスタSDCR */

/*
 *  11.7 ソフトウェアˇウォッチドックタイマ簇息の年盗
 */
#define TADR_SIU_SYPCR   0x4    /* システム瘦割コントロ〖ルレジスタSYPCR */
#define SYPCR_SWE 	 BIT29_32  /*  イネ〖ブル  */
#define SYPCR_SWRI 	 BIT30_32  /*  リセット】充哈み联买  */ 
#define TADR_SIU_SWSR    0xe       /* ソフトウェアサ〖ビスレジスタSWSR */
#define SWSR_CLEAR1      0x556c    /* クリア箕に今き哈む年眶１ */
#define SWSR_CLEAR2      0xaa39    /* クリア箕に今き哈む年眶２ */

/*
 *  12 リセット簇息の年盗
 */
#define TADR_SIU_RSR  0x288  /* リセットˇステ〖タスˇレジスタRSR */
#define TADR_SIU_RSRK 0x388  /* リセットˇステ〖タスˇレジスタˇキ〖 */
#define RSR_EHRS BIT0_32    /* 嘲婶ハ〖ドˇリセットˇステ〖タス */
#define RSR_ESRS BIT1_32    /* 嘲婶ソフトˇリセットˇステ〖タス */
#define RSR_LLRS BIT2_32    /* ロック豺近リセットˇステ〖タス */
#define RSR_SWRS BIT3_32    /* ソフトウェアˇウォッチドックˇリセット */
#define RSR_CSRS BIT4_32    /* チェックˇストップˇリセットˇステ〖タス */
    		/* デバッグˇポ〖トˇハ〖ドˇリセットˇステ〖タス */
#define RSR_DBHRS BIT5_32
    		/* デバッグˇポ〖トˇソフトˇリセットˇステ〖タス */
#define RSR_DBSRS BIT6_32
#define RSR_JTRS BIT4_32    /* JTAGリセットˇステ〖タス */


/*
 *  奶慨プロセッサモジュ〖ルCPM簇息
 */

/*
 *  35. CPM充哈みコントロ〖ラ簇息の年盗
 */
#define TADR_CPM_CIVR   0x930   /* CPM充哈みベクタレジスタCIVR */
#define TADR_CPM_CICR   0x940   /* CPM充哈みコンフィギュレ〖ション */
                                /*                   レジスタCICR  */
#define TADR_CPM_CIPR   0x944   /* CPM充哈み瘦伪レジスタCIPR */
#define TADR_CPM_CIMR   0x948   /* CPM充哈みマスクレジスタCIMR */
#define TADR_CPM_CISR   0x94c   /* CPM充哈みインサ〖ビスレジスタCISR */

/* CPM充哈みコンフィギュレ〖ション レジスタCICR */
#define CICR            (VW *)(IMMR_BASE + TADR_CPM_CICR)
#define CICR_IEN        BIT24_32

/* CPM充哈みマスクレジスタCIMR */
#define CIMR            (VW *)(IMMR_BASE + TADR_CPM_CIMR)
#define CIMR_PC15       BIT0_32     
#define CIMR_SCC1       BIT1_32     
#define CIMR_SCC2       BIT2_32     
#define CIMR_SCC3       BIT3_32     
#define CIMR_SCC4       BIT4_32     
#define CIMR_PC14       BIT5_32     
#define CIMR_TIMER1     BIT6_32     
#define CIMR_PC13       BIT7_32     
#define CIMR_PC12       BIT8_32     
#define CIMR_SDMA       BIT9_32     
#define CIMR_IDMA1      BIT10_32        
#define CIMR_IDMA2      BIT11_32        
#define CIMR_TIMER2     BIT13_32        
#define CIMR_RTT        BIT14_32        
#define CIMR_I2C        BIT15_32        
#define CIMR_PC11       BIT16_32        
#define CIMR_PC10       BIT17_32        
#define CIMR_TIMER3     BIT19_32        
#define CIMR_PC9        BIT20_32        
#define CIMR_PC8        BIT21_32        
#define CIMR_PC7        BIT22_32        
#define CIMR_TIMER4     BIT24_32        
#define CIMR_PC6        BIT25_32        
#define CIMR_SPI        BIT26_32        
#define CIMR_SMC1       BIT27_32        
#define CIMR_SMC2       BIT28_32        
#define CIMR_PC5        BIT29_32        
#define CIMR_PC4        BIT30_32        

/* CPM充哈みインサ〖ビスレジスタCISR */
#define CISR            (VW *)(IMMR_BASE + TADR_CPM_CISR)
#define CISR_BIT(device)	_CISR_BIT(device)
#define _CISR_BIT(device)	CIMR_##device

/*
 *  CPM充哈み扩告ビットの年盗
 */
    /*  CPM充哈みベクタレジスタCIVRレジスタのIACKビット  */
#define TA_CPM_CIVR_IACK    0x1 


/*
 *  15. クロック联买と排蜗扩告簇息のレジスタ年盗
 */

/*  システムクロックおよびリセット扩告レジスタ  */
#define TADR_SCCR   0x280
#define SCCR        (VW *)(IMMR_BASE + TADR_SCCR)
#define TADR_SCCRK  0x380       /*  キ〖レジスタ  */
#define SCCRK       (VW *)(IMMR_BASE + TADR_SCCRK)

#define SCCR_RTDIV  BIT7_32     /*  リアルタイムクロック尸件  */
                                /*  0¨4で尸件、1¨512で尸件  */
#define SCCR_RTSEL  BIT8_32     /*  リアルタイムクロック联买  */
                                /*  0¨OSCM∈垮窘オシレ〖タ∷、1¨EXTCLK  */
#define SCCR_CRQEN  BIT9_32     /*  CPM妥滇イネ〖ブル  */
#define SCCR_PRQEN  BIT10_32    /*  パワ〖マネジメント妥滇イネ〖ブル  */
#define SCCR_EBDF   (BIT13_32 | BIT14_32)   /*  嘲婶バス尸件犯眶  */
#define SCCR_DFBRG  (BIT19_32 | BIT20_32)   /*  BRGCLKの尸件犯眶  */

/*  SPLL 、你排蜗、およびリセット扩告レジスタ  */
#define TADR_PLPRCRK    0x384   /*  レジスタˇキ〖  */
#define TADR_PLPRCR     0x284   
#define PLPRCR_TIMIST   BIT19_32    /*  タイマ充哈みステ〖タス  */
#define PLPRCR_CSRC     BIT21_32    /*  クロックソ〖ス  */
                                    /*  你排蜗モ〖ド  */
#define PLPRCR_LPM      (BIT22_32 | BIT23_32)
#define PLPRCR_LPM10    BIT22_32


/*
 *  16. メモリコントロ〖ラのレジスタ年盗
 */

/*  ベ〖スレジスタBRx  */
#define TADR_BR0    0x100
#define TADR_BR1    0x108
#define TADR_BR2    0x110
#define TADR_BR3    0x118
#define TADR_BR4    0x120
#define TADR_BR5    0x128
#define TADR_BR6    0x130
#define TADR_BR7    0x138

/*  オプションレジスタORx  */
#define TADR_OR0    0x104
#define TADR_OR1    0x10c
#define TADR_OR2    0x114
#define TADR_OR3    0x11c
#define TADR_OR4    0x124
#define TADR_OR5    0x12c
#define TADR_OR6    0x134
#define TADR_OR7    0x13c

#define TADR_MAMR   0x170   /*  マシンAモ〖ドˇレジスタ  */
#define TADR_MBMR   0x174   /*  マシンBモ〖ドˇレジスタ  */
#define TADR_MSTAT  0x178   /*  メモリステ〖タスˇレジスタMSTAT  */

#define TADR_MCR    0x168   /*  メモリˇコマンドˇレジスタMCR  */
#define TADR_MDR    0x17c   /*  メモリˇデ〖タˇレジスタMDR  */
#define TADR_MAR    0x164   /*  メモリˇアドレスˇレジスタMAR  */
#define TADR_MPTPR  0x17a   /*  メモリ件袋タイマˇプリスケ〖ラ  */
                            /*  　　　　　　　　　　レジスタMPTPR  */

/*
 *  19. 奶慨プロセッサCP簇息のレジスタ年盗
 */

/*  CPコマンドレジスタ  */
#define CPCR        (VH *)(IMMR_BASE + 0x9c0)
#define CPCR_RST            BIT0_16  /*  リセットˇフラグ  */
#define CPCR_FLG            BIT15_16 /*  コマンドˇセマフォˇフラグ */
#define CPCR_CH_NUM_SMC1    0x9      /*  SMC1のチャネル戎规  */

/*  CPコマンドのオペコ〖ド  */
#define CPCR_INIT_RX_TX_PARAMETERS	0x0
#define CPCR_STOP_TX			0x4
#define CPCR_RESTART_TX			0x6



/*  デュアルˇポ〖トRAMの黎片アドレス  */
#define DUAL_PORT_RAM   (IMMR_BASE + 0x2000)


/*
 *  20. SDMAおよびIDMAエミュレ〖ション
 *  　　　　SDMA¨シリアルDMA
 *  　　　　IDMA¨簿鳞SDMA
 */

/*  SDMAコンフィギュレ〖ションˇレジスタ  */
#define SDCR            (VW *)(IMMR_BASE + 0x30)
	/* RISCコントロ〖ラ∈CP∷の拇匿ID */
	/* SDMA のU バス拇匿庭黎刨5¨奶撅借妄 */
#define SDCR_RAID_RB5   0x1

/*
 *  21. シリアルインタ〖フェ〖スSI簇息のレジスタ年盗
 */

/*  SIモ〖ドˇレジスタ  */
#define SIMODE      (VW *)(IMMR_BASE + 0xae0)
#define SIMODE_SMC1 BIT16_32    /*  SMC1の儡鲁  */
                                /*  　0:NMSIモ〖ド  */
                                /*  　1:驴脚借妄モ〖ド  */

                                /*  SMC1クロックソ〖ス  */
#define SIMODE_SMC1CS   (BIT17_32 | BIT18_32 | BIT19_32)    

/*  ボ〖レ〖トˇジェネレ〖タˇコンフィギュレ〖ションˇレジスタ  */
#define BRGC1       (VW *)(IMMR_BASE + 0x9f0)
#define BRGC1_RST   BIT14_32    /*  BRGリセット  */
#define BRGC1_EN    BIT15_32    /*  BRGカウントイネ〖ブル  */
#define BRGC1_EXTC  (BIT16_32 | BIT17_32)   /*  嘲婶クロックソ〖ス  */
#define BRGC1_ATB   BIT18_32    /*  オ〖トボ〖  */
#define BRGC1_CD    0x1ffe      /*  クロックˇデバイダ  */
#define BRGC1_DIV16 BIT31_32    /*  16尸件  */


/*
 *  34. パラレルI/O簇息のレジスタ年盗
 */

/*  ポ〖トBピンˇアサインˇレジスタ  */
#define TADR_PBPAR  0xabc
#define PBPAR       (VW *)(IMMR_BASE + TADR_PBPAR)
#define PBPAR_DD24  BIT24_32    /*  PB24ピン¨漓脱ペリフェラル怠墙  */
#define PBPAR_DD25  BIT25_32    /*  PB25ピン¨漓脱ペリフェラル怠墙  */
#define PBPAR_DD27  BIT27_32    /*  PB27ピン¨漓脱ペリフェラル怠墙  */

/*  ポ〖トBデ〖タˇディレクションˇレジスタ  */
#define TADR_PBDIR  0xab8
#define PBDIR       (VW *)(IMMR_BASE + TADR_PBDIR)
#define PBDIR_DR24  BIT24_32    /*  PB24ピン¨ペリフェラル怠墙1  */
#define PBDIR_DR25  BIT25_32    /*  PB25ピン¨ペリフェラル怠墙1  */
#define PBDIR_DR27  BIT27_32    /*  PB25ピン¨ペリフェラル怠墙1  */

/*  ポ〖トBオ〖プンˇドレインˇレジスタ  */
#define TADR_PBODR  0xac0
#define PBODR       (VW *)(IMMR_BASE + TADR_PBODR)
#define PBODR_OD24  BIT24_32    /*  PB24ピン¨オ〖プンˇドレインˇドライブ  */
#define PBODR_OD25  BIT25_32    /*  PB25ピン¨オ〖プンˇドレインˇドライブ  */
#define PBODR_OD27  BIT27_32    /*  PB25ピン¨オ〖プンˇドレインˇドライブ  */

/*  ポ〖トBデ〖タレジスタ  */
#define TADR_PBDAT  0xac4
#define PBDAT_D27   BIT27_32


/*  アンロックの狠にキ〖レジスタに今き哈む年眶  */
#define UNLOCK_KEY  0x55ccaa33

/*
 *  柒婶レジスタ瘦割のロックとアンロック
 *
 *　　シリアルドライバとタイマドライバの尉数で脱いるため、
 *　　このファイルに掐れている
 */

/*  SCCRロック  */
    	/*  猛はUNLOCK_KEY笆嘲であれば紊い  */
#define lock_sccr()     mpc860_wrw_mem(SCCRK, 0)

/*  SCCRアンロック  */
#define unlock_sccr()	mpc860_wrw_mem(SCCRK, UNLOCK_KEY)


#endif /* _MPC860_H_ */
/*  end of file  */