dff_1_inst.vhd

来自「全是FPGA的例子-大家赶快下把 知识不等人」· VHDL 代码 · 共 8 行

DFF_1_inst : DFF_1 PORT MAP(
		clock	 => clock_sig,
		aclr	 => aclr_sig,
		aset	 => aset_sig,
		data	 => data_sig,
		q	 => q_sig
	);