📄 pll_ram.fit.rpt
字号:
; Auto-restart configuration after error ; On ;
; Release clears before tri-states ; Off ;
; Enable user-supplied start-up clock (CLKUSR) ; Off ;
; Enable device-wide reset (DEV_CLRn) ; Off ;
; Enable device-wide output enable (DEV_OE) ; Off ;
; Enable INIT_DONE output ; Off ;
; Reserve all unused pins ; As output driving ground ;
; Base pin-out file on sameframe device ; Off ;
+----------------------------------------------+--------------------------+
+-------------------+
; Fitter Equations ;
+-------------------+
The equations can be found in d:/prj_d/modelsim_demo/pll_ram/pll_ram.fit.eqn.
+-----------------+
; Floorplan View ;
+-----------------+
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.
+---------------+
; Pin-Out File ;
+---------------+
The pin-out file can be found in d:/prj_d/modelsim_demo/pll_ram/pll_ram.pin.
+----------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+-----------------------------------------------------------------------------------------------------------------------------
; Resource ; Usage ;
+-----------------------------+----------------------------------------------------------------------------------------------+
; Logic cells ; 8 / 10,570 ( < 1 % ) ;
; Registers ; 5 / 12,566 ( < 1 % ) ;
; Total LABs ; 1 / 1,057 ( < 1 % ) ;
; Logic cells in carry chains ; 5 ;
; User inserted logic cells ; 0 ;
; I/O pins ; 28 / 346 ( 8 % ) ;
; -- Clock pins ; 2 / 16 ( 12 % ) ;
; Global signals ; 2 ;
; M512s ; 0 / 94 ( 0 % ) ;
; M4Ks ; 1 / 60 ( 1 % ) ;
; M-RAMs ; 0 / 1 ( 0 % ) ;
; Total memory bits ; 256 / 920,448 ( < 1 % ) ;
; Total RAM block bits ; 4,608 / 920,448 ( < 1 % ) ;
; DSP block 9-bit elements ; 0 / 48 ( 0 % ) ;
; Global clocks ; 2 / 16 ( 12 % ) ;
; Regional clocks ; 0 / 16 ( 0 % ) ;
; Fast regional clocks ; 0 / 8 ( 0 % ) ;
; DIFFIOCLKs ; 0 / 16 ( 0 % ) ;
; SERDES transmitters ; 0 / 44 ( 0 % ) ;
; SERDES receivers ; 0 / 44 ( 0 % ) ;
; Maximum fan-out node ; dpram8x32:dpram8x32_u1|altsyncram:altsyncram_component|altsyncram_7bc1:auto_generated|q_b[0] ;
; Maximum fan-out ; 8 ;
; Total fan-out ; 66 ;
; Average fan-out ; 1.69 ;
+-----------------------------+----------------------------------------------------------------------------------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk_in ; B12 ; 3 ; 21 ; 31 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data_in[0] ; G17 ; 4 ; 36 ; 31 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data_in[1] ; D17 ; 4 ; 36 ; 31 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data_in[2] ; H16 ; 4 ; 33 ; 31 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data_in[3] ; H18 ; 4 ; 36 ; 31 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data_in[4] ; F17 ; 4 ; 36 ; 31 ; 5 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data_in[5] ; G18 ; 4 ; 41 ; 31 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data_in[6] ; E16 ; 4 ; 33 ; 31 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data_in[7] ; E17 ; 4 ; 36 ; 31 ; 4 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; rd_addr[0] ; C18 ; 4 ; 44 ; 31 ; 5 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; rd_addr[1] ; A17 ; 4 ; 36 ; 31 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; rd_addr[2] ; D18 ; 4 ; 44 ; 31 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; rd_addr[3] ; E18 ; 4 ; 41 ; 31 ; 5 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; rd_addr[4] ; G20 ; 4 ; 44 ; 31 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; rd_en ; B17 ; 4 ; 41 ; 31 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; rst ; M24 ; 5 ; 53 ; 19 ; 3 ; 7 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; wr_en ; F19 ; 4 ; 41 ; 31 ; 2 ; 6 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; Turbo Bit ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+-----------+--------------+------------------+-------------+----------------------+
; clk_out ; P8 ; 2 ; 0 ; 20 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; data_out[0] ; F15 ; 4 ; 31 ; 31 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; data_out[1] ; A19 ; 4 ; 44 ; 31 ; 4 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; data_out[2] ; C16 ; 4 ; 33 ; 31 ; 5 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; data_out[3] ; D16 ; 4 ; 33 ; 31 ; 4 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; data_out[4] ; C17 ; 4 ; 41 ; 31 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; data_out[5] ; G19 ; 4 ; 41 ; 31 ; 4 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; data_out[6] ; B18 ; 4 ; 44 ; 31 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; data_out[7] ; C15 ; 4 ; 33 ; 31 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; lock ; F14 ; 9 ; 25 ; 31 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; package_full ; E21 ; 4 ; 46 ; 31 ; 4 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+-----------+--------------+------------------+-------------+----------------------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+-------------------------------------------------------------
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 0 / 39 ( 0 % ) ; 3.3V ; -- ;
; 2 ; 1 / 39 ( 2 % ) ; 3.3V ; -- ;
; 3 ; 1 / 43 ( 2 % ) ; 3.3V ; -- ;
; 4 ; 25 / 45 ( 55 % ) ; 3.3V ; -- ;
; 5 ; 1 / 39 ( 2 % ) ; 3.3V ; -- ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -