latchor1.v

来自「多个Verilog和vhdl程序例子」· Verilog 代码 · 共 8 行

module latchor1(q, a, b, clk);
output q;
input a, b, clk;

assign q = clk ? (a | b) : q;

endmodule