latch1.v

来自「多个Verilog和vhdl程序例子」· Verilog 代码 · 共 10 行

// Level sensitive latch example 1

module latch1(q, data, clk);
output q;
input data, clk;

	assign q = clk ? data : q;

endmodule