ad.map.rpt
来自「FPGA控制串行AD（AD0804）」· RPT 代码 · 共 420 行 · 第 1/3 页
RPT
420 行
; -- Total 3-input functions ; 1 ;
; -- Total 2-input functions ; 16 ;
; -- Total 1-input functions ; 23 ;
; -- Total 0-input functions ; 0 ;
; Combinational cells for routing ; 0 ;
; Total registers ; 46 ;
; Total logic cells in carry chains ; 19 ;
; I/O pins ; 25 ;
; Maximum fan-out node ; clk ;
; Maximum fan-out ; 21 ;
; Total fan-out ; 240 ;
; Average fan-out ; 2.42 ;
+-----------------------------------+---------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity ;
+---------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ;
+---------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------+
; |ad ; 74 (0) ; 46 ; 0 ; 25 ; 28 (0) ; 18 (0) ; 28 (0) ; 19 (0) ; 0 (0) ; |ad ;
; |ad0804:u2| ; 13 (13) ; 12 ; 0 ; 0 ; 1 (1) ; 9 (9) ; 3 (3) ; 0 (0) ; 0 (0) ; |ad|ad0804:u2 ;
; |clk1k:u1| ; 44 (27) ; 21 ; 0 ; 0 ; 23 (6) ; 9 (9) ; 12 (12) ; 19 (2) ; 0 (0) ; |ad|clk1k:u1 ;
; |lpm_add_sub:Add0| ; 13 (0) ; 0 ; 0 ; 0 ; 13 (0) ; 0 (0) ; 0 (0) ; 13 (0) ; 0 (0) ; |ad|clk1k:u1|lpm_add_sub:Add0 ;
; |addcore:adder| ; 13 (1) ; 0 ; 0 ; 0 ; 13 (1) ; 0 (0) ; 0 (0) ; 13 (1) ; 0 (0) ; |ad|clk1k:u1|lpm_add_sub:Add0|addcore:adder ;
; |a_csnbuffer:result_node| ; 12 (12) ; 0 ; 0 ; 0 ; 12 (12) ; 0 (0) ; 0 (0) ; 12 (12) ; 0 (0) ; |ad|clk1k:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node ;
; |lpm_add_sub:Add1| ; 4 (0) ; 0 ; 0 ; 0 ; 4 (0) ; 0 (0) ; 0 (0) ; 4 (0) ; 0 (0) ; |ad|clk1k:u1|lpm_add_sub:Add1 ;
; |addcore:adder| ; 4 (1) ; 0 ; 0 ; 0 ; 4 (1) ; 0 (0) ; 0 (0) ; 4 (1) ; 0 (0) ; |ad|clk1k:u1|lpm_add_sub:Add1|addcore:adder ;
; |a_csnbuffer:result_node| ; 3 (3) ; 0 ; 0 ; 0 ; 3 (3) ; 0 (0) ; 0 (0) ; 3 (3) ; 0 (0) ; |ad|clk1k:u1|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node ;
; |display:u4| ; 17 (17) ; 13 ; 0 ; 0 ; 4 (4) ; 0 (0) ; 13 (13) ; 0 (0) ; 0 (0) ; |ad|display:u4 ;
+---------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
+-----------------------------------------------------------------------------------------------------------------+
; State Machine - |ad|ad0804:u2|current_state ;
+-----------------------+---------------------+---------------------+-----------------------+---------------------+
; Name ; current_state.read2 ; current_state.read1 ; current_state.convert ; current_state.start ;
+-----------------------+---------------------+---------------------+-----------------------+---------------------+
; current_state.start ; 0 ; 0 ; 0 ; 0 ;
; current_state.convert ; 0 ; 0 ; 1 ; 1 ;
; current_state.read1 ; 0 ; 1 ; 0 ; 1 ;
; current_state.read2 ; 1 ; 0 ; 0 ; 1 ;
+-----------------------+---------------------+---------------------+-----------------------+---------------------+
+------------------------------------------------------+
; General Register Statistics ;
+----------------------------------------------+-------+
; Statistic ; Value ;
+----------------------------------------------+-------+
; Total registers ; 46 ;
; Number of registers using Synchronous Clear ; 0 ;
; Number of registers using Synchronous Load ; 0 ;
; Number of registers using Asynchronous Clear ; 12 ;
; Number of registers using Asynchronous Load ; 0 ;
; Number of registers using Clock Enable ; 10 ;
; Number of registers using Preset ; 0 ;
+----------------------------------------------+-------+
+----------------------------------------------+
; Source assignments for clk1k:u1 ;
+----------------+-------+------+--------------+
; Assignment ; Value ; From ; To ;
+----------------+-------+------+--------------+
; POWER_UP_LEVEL ; Low ; - ; counter2[0] ;
; POWER_UP_LEVEL ; Low ; - ; counter2[1] ;
; POWER_UP_LEVEL ; Low ; - ; counter2[2] ;
; POWER_UP_LEVEL ; Low ; - ; counter2[3] ;
; POWER_UP_LEVEL ; Low ; - ; counter2[4] ;
; POWER_UP_LEVEL ; Low ; - ; counter1[0] ;
; POWER_UP_LEVEL ; Low ; - ; counter1[1] ;
; POWER_UP_LEVEL ; Low ; - ; counter1[2] ;
; POWER_UP_LEVEL ; Low ; - ; counter1[3] ;
; POWER_UP_LEVEL ; Low ; - ; counter1[4] ;
; POWER_UP_LEVEL ; Low ; - ; counter1[5] ;
; POWER_UP_LEVEL ; Low ; - ; counter1[6] ;
; POWER_UP_LEVEL ; Low ; - ; counter1[7] ;
; POWER_UP_LEVEL ; Low ; - ; counter1[8] ;
; POWER_UP_LEVEL ; Low ; - ; counter1[9] ;
; POWER_UP_LEVEL ; Low ; - ; counter1[10] ;
; POWER_UP_LEVEL ; Low ; - ; counter1[11] ;
; POWER_UP_LEVEL ; Low ; - ; counter1[12] ;
; POWER_UP_LEVEL ; Low ; - ; counter1[13] ;
+----------------+-------+------+--------------+
+-------------------------------------------------------+
; Source assignments for ad0804:u2 ;
+----------------+-------+------+-----------------------+
; Assignment ; Value ; From ; To ;
+----------------+-------+------+-----------------------+
; POWER_UP_LEVEL ; Low ; - ; current_state.read2 ;
; POWER_UP_LEVEL ; Low ; - ; current_state.read1 ;
; POWER_UP_LEVEL ; Low ; - ; current_state.convert ;
; POWER_UP_LEVEL ; High ; - ; current_state.start ;
+----------------+-------+------+-----------------------+
+--------------------------------------------+
; Source assignments for display:u4 ;
+----------------+-------+------+------------+
; Assignment ; Value ; From ; To ;
+----------------+-------+------+------------+
; POWER_UP_LEVEL ; Low ; - ; counter[0] ;
; POWER_UP_LEVEL ; Low ; - ; counter[1] ;
+----------------+-------+------+------------+
+----------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: clk1k:u1|lpm_add_sub:Add1 ;
+------------------------+-------------+-------------------------------------+
; Parameter Name ; Value ; Type ;
+------------------------+-------------+-------------------------------------+
; LPM_WIDTH ; 5 ; Untyped ;
; LPM_REPRESENTATION ; UNSIGNED ; Untyped ;
; LPM_DIRECTION ; ADD ; Untyped ;
; ONE_INPUT_IS_CONSTANT ; YES ; Untyped ;
; LPM_PIPELINE ; 0 ; Untyped ;
; MAXIMIZE_SPEED ; 5 ; Untyped ;
; REGISTERED_AT_END ; 0 ; Untyped ;
; OPTIMIZE_FOR_SPEED ; 1 ; Untyped ;
; USE_CS_BUFFERS ; 1 ; Untyped ;
; CARRY_CHAIN ; MANUAL ; Untyped ;
; CARRY_CHAIN_LENGTH ; 48 ; CARRY_CHAIN_LENGTH ;
; DEVICE_FAMILY ; ACEX1K ; Untyped ;
; USE_WYS ; OFF ; Untyped ;
; STYLE ; FAST ; Untyped ;
; CBXI_PARAMETER ; add_sub_llh ; Untyped ;
; AUTO_CARRY_CHAINS ; ON ; AUTO_CARRY ;
; IGNORE_CARRY_BUFFERS ; OFF ; IGNORE_CARRY ;
; AUTO_CASCADE_CHAINS ; ON ; AUTO_CASCADE ;
; IGNORE_CASCADE_BUFFERS ; OFF ; IGNORE_CASCADE ;
+------------------------+-------------+-------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings Tables in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".
+----------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: clk1k:u1|lpm_add_sub:Add0 ;
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?