ad.tan.rpt

FPGA控制串行AD（AD0804）

; N/A                                     ; 140.85 MHz ( period = 7.100 ns )                    ; clk1k:u1|counter2[3]          ; clk1k:u1|counter2[3]            ; clk        ; clk      ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; 140.85 MHz ( period = 7.100 ns )                    ; clk1k:u1|counter1[7]          ; clk1k:u1|counter1[8]            ; clk        ; clk      ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; 140.85 MHz ( period = 7.100 ns )                    ; clk1k:u1|counter1[12]         ; clk1k:u1|counter1[12]           ; clk        ; clk      ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; 140.85 MHz ( period = 7.100 ns )                    ; clk1k:u1|counter1[3]          ; clk1k:u1|counter1[3]            ; clk        ; clk      ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; clk1k:u1|counter2[0]          ; clk1k:u1|counter2[4]            ; clk        ; clk      ; None                        ; None                      ; 5.200 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; clk1k:u1|counter1[8]          ; clk1k:u1|counter1[8]            ; clk        ; clk      ; None                        ; None                      ; 5.200 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; clk1k:u1|counter1[9]          ; clk1k:u1|counter1[9]            ; clk        ; clk      ; None                        ; None                      ; 5.200 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; clk1k:u1|counter1[10]         ; clk1k:u1|counter1[10]           ; clk        ; clk      ; None                        ; None                      ; 5.200 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; clk1k:u1|counter1[11]         ; clk1k:u1|counter1[11]           ; clk        ; clk      ; None                        ; None                      ; 5.200 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; clk1k:u1|counter1[5]          ; clk1k:u1|counter1[5]            ; clk        ; clk      ; None                        ; None                      ; 5.200 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; clk1k:u1|counter1[1]          ; clk1k:u1|counter1[5]            ; clk        ; clk      ; None                        ; None                      ; 5.200 ns                ;
; N/A                                     ; 144.93 MHz ( period = 6.900 ns )                    ; clk1k:u1|counter1[0]          ; clk1k:u1|clk1                   ; clk        ; clk      ; None                        ; None                      ; 5.100 ns                ;
; N/A                                     ; 144.93 MHz ( period = 6.900 ns )                    ; clk1k:u1|counter1[0]          ; clk1k:u1|counter1[3]            ; clk        ; clk      ; None                        ; None                      ; 5.100 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; clk1k:u1|counter2[4]          ; clk1k:u1|counter2[4]            ; clk        ; clk      ; None                        ; None                      ; 5.000 ns                ;
; N/A                                     ; 147.06 MHz ( period = 6.800 ns )                    ; clk1k:u1|counter2[0]          ; clk1k:u1|counter2[3]            ; clk        ; clk      ; None                        ; None                      ; 5.000 ns                ;
; N/A                                     ; 149.25 MHz ( period = 6.700 ns )                    ; clk1k:u1|counter1[1]          ; clk1k:u1|counter1[3]            ; clk        ; clk      ; None                        ; None                      ; 4.900 ns                ;
; N/A                                     ; 153.85 MHz ( period = 6.500 ns )                    ; clk1k:u1|counter2[0]          ; clk1k:u1|counter2[1]            ; clk        ; clk      ; None                        ; None                      ; 4.700 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; ad0804:u2|current_state.start ; ad0804:u2|current_state.convert ; clk        ; clk      ; None                        ; None                      ; 3.100 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; clk1k:u1|counter1[2]          ; clk1k:u1|clk1                   ; clk        ; clk      ; None                        ; None                      ; 4.600 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; clk1k:u1|counter2[1]          ; clk1k:u1|counter2[2]            ; clk        ; clk      ; None                        ; None                      ; 4.600 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; clk1k:u1|counter2[2]          ; clk1k:u1|counter2[3]            ; clk        ; clk      ; None                        ; None                      ; 4.600 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; clk1k:u1|counter1[13]         ; clk1k:u1|counter1[7]            ; clk        ; clk      ; None                        ; None                      ; 4.600 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; clk1k:u1|counter1[13]         ; clk1k:u1|counter1[4]            ; clk        ; clk      ; None                        ; None                      ; 4.600 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; clk1k:u1|counter1[13]         ; clk1k:u1|counter1[6]            ; clk        ; clk      ; None                        ; None                      ; 4.600 ns                ;
; N/A                                     ; 156.25 MHz ( period = 6.400 ns )                    ; clk1k:u1|counter1[13]         ; clk1k:u1|counter1[2]            ; clk        ; clk      ; None                        ; None                      ; 4.600 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; clk1k:u1|counter2[1]          ; clk1k:u1|clk2                   ; clk        ; clk      ; None                        ; None                      ; 4.500 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; clk1k:u1|counter1[12]         ; clk1k:u1|counter1[7]            ; clk        ; clk      ; None                        ; None                      ; 4.500 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; clk1k:u1|counter1[12]         ; clk1k:u1|counter1[4]            ; clk        ; clk      ; None                        ; None                      ; 4.500 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; clk1k:u1|counter1[12]         ; clk1k:u1|counter1[6]            ; clk        ; clk      ; None                        ; None                      ; 4.500 ns                ;
; N/A                                     ; 158.73 MHz ( period = 6.300 ns )                    ; clk1k:u1|counter1[12]         ; clk1k:u1|counter1[2]            ; clk        ; clk      ; None                        ; None                      ; 4.500 ns                ;
; N/A                                     ; 166.67 MHz ( period = 6.000 ns )                    ; display:u4|counter[1]         ; display:u4|en[3]                ; clk        ; clk      ; None                        ; None                      ; 4.200 ns                ;
; N/A                                     ; 169.49 MHz ( period = 5.900 ns )                    ; clk1k:u1|counter2[4]          ; clk1k:u1|clk2                   ; clk        ; clk      ; None                        ; None                      ; 4.100 ns                ;
; N/A                                     ; 169.49 MHz ( period = 5.900 ns )                    ; display:u4|counter[1]         ; display:u4|en[1]                ; clk        ; clk      ; None                        ; None                      ; 4.100 ns                ;
; N/A                                     ; 169.49 MHz ( period = 5.900 ns )                    ; clk1k:u1|counter2[4]          ; clk1k:u1|counter2[2]            ; clk        ; clk      ; None                        ; None                      ; 4.100 ns                ;
; N/A                                     ; 172.41 MHz ( period = 5.800 ns )                    ; display:u4|counter[0]         ; display:u4|en[3]                ; clk        ; clk      ; None                        ; None                      ; 4.000 ns                ;
; N/A                                     ; 175.44 MHz ( period = 5.700 ns )                    ; display:u4|counter[0]         ; display:u4|en[1]                ; clk        ; clk      ; None                        ; None                      ; 3.900 ns                ;
; N/A                                     ; 175.44 MHz ( period = 5.700 ns )                    ; clk1k:u1|counter2[0]          ; clk1k:u1|counter2[2]            ; clk        ; clk      ; None                        ; None                      ; 3.900 ns                ;
; N/A                                     ; 181.82 MHz ( period = 5.500 ns )                    ; clk1k:u1|counter1[13]         ; clk1k:u1|clk1                   ; clk        ; clk      ; None                        ; None                      ; 3.700 ns                ;
; N/A                                     ; 181.82 MHz ( period = 5.500 ns )                    ; clk1k:u1|counter1[0]          ; clk1k:u1|counter1[1]            ; clk        ; clk      ; None                        ; None                      ; 3.700 ns                ;
; N/A                                     ; 185.19 MHz ( period = 5.400 ns )                    ; clk1k:u1|counter1[12]         ; clk1k:u1|clk1                   ; clk        ; clk      ; None                        ; None                      ; 3.600 ns                ;
; N/A                                     ; 188.68 MHz ( period = 5.300 ns )                    ; clk1k:u1|counter2[0]          ; clk1k:u1|clk2                   ; clk        ; clk      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; 192.31 MHz ( period = 5.200 ns )                    ; clk1k:u1|counter1[1]          ; clk1k:u1|counter1[1]            ; clk        ; clk      ; None                        ; None                      ; 3.400 ns                ;
; N/A                                     ; Restricted to 200.00 MHz ( period = 5.000 ns )      ; display:u4|counter[1]         ; display:u4|en[0]                ; clk        ; clk      ; None                        ; None                      ; 2.400 ns                ;
; N/A                                     ; Restricted to 200.00 MHz ( period = 5.000 ns )      ; ad0804:u2|data_r[3]           ; display:u4|display[6]           ; clk        ; clk      ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; Restricted to 200.00 MHz ( period = 5.000 ns )      ; ad0804:u2|data_r[3]           ; display:u4|display[5]           ; clk        ; clk      ; None                        ; None                      ; 5.500 ns                ;
; N/A                                     ; Restricted to 200.00 MHz ( period = 5.000 ns )      ; display:u4|counter[0]         ; display:u4|en[0]                ; clk        ; clk      ; None                        ; None                      ; 2.200 ns                ;
; N/A                                     ; Restricted to 200.00 MHz ( period = 5.000 ns )      ; ad0804:u2|data_r[2]           ; display:u4|display[6]           ; clk        ; clk      ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; Restricted to 200.00 MHz ( period = 5.000 ns )      ; ad0804:u2|data_r[7]           ; display:u4|display[6]           ; clk        ; clk      ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; Restricted to 200.00 MHz ( period = 5.000 ns )      ; ad0804:u2|data_r[2]           ; display:u4|display[5]           ; clk        ; clk      ; None                        ; None                      ; 5.300 ns                ;
; N/A                                     ; Restricted to 200.00 MHz ( period = 5.000 ns )      ; ad0804:u2|data_r[7]           ; display:u4|display[5]           ; clk        ; clk      ; None                        ; None                      ; 5.300 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                               ;                                 ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+---------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                   ;
+------------------------------------------+---------------------+-----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                ; To                    ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+---------------------+-----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; ad0804:u2|data_r[4] ; display:u4|display[6] ; clk        ; clk      ; None                       ; None                       ; 4.000 ns                 ;
; Not operational: Clock Skew > Data Delay ;