📄 ad.fit.rpt
字号:
; 92 ; GND* ; ;
; 93 ; GND* ; ;
; 94 ; GND* ; ;
; 95 ; GND* ; ;
; 96 ; GND* ; ;
; 97 ; en[0] ; LVTTL/LVCMOS ;
; 98 ; VCC_IO ; ;
; 99 ; GND* ; ;
; 100 ; en[1] ; LVTTL/LVCMOS ;
; 101 ; GND* ; ;
; 102 ; en[2] ; LVTTL/LVCMOS ;
; 103 ; GND* ; ;
; 104 ; en[3] ; LVTTL/LVCMOS ;
; 105 ; ^nCONFIG ; ;
; 106 ; VCC_INT ; ;
; 107 ; ^MSEL1 ; ;
; 108 ; ^MSEL0 ; ;
; 109 ; GND ; ;
; 110 ; VCC_IO ; ;
; 111 ; GND* ; ;
; 112 ; GND* ; ;
; 113 ; GND* ; ;
; 114 ; GND* ; ;
; 115 ; GND* ; ;
; 116 ; GND* ; ;
; 117 ; GND ; ;
; 118 ; VCC_IO ; ;
; 119 ; GND* ; ;
; 120 ; GND* ; ;
; 121 ; GND* ; ;
; 122 ; GND* ; ;
; 123 ; GND ; ;
; 124 ; VCC_INT ; ;
; 125 ; GND* ; ;
; 126 ; GND* ; ;
; 127 ; GND* ; ;
; 128 ; GND* ; ;
; 129 ; GND ; ;
; 130 ; VCC_INT ; ;
; 131 ; GND* ; ;
; 132 ; GND* ; ;
; 133 ; GND* ; ;
; 134 ; GND* ; ;
; 135 ; GND* ; ;
; 136 ; GND* ; ;
; 137 ; GND ; ;
; 138 ; VCC_IO ; ;
; 139 ; GND* ; ;
; 140 ; displayA[1] ; LVTTL/LVCMOS ;
; 141 ; displayA[6] ; LVTTL/LVCMOS ;
; 142 ; displayA[2] ; LVTTL/LVCMOS ;
; 143 ; GND* ; ;
; 144 ; displayA[5] ; LVTTL/LVCMOS ;
; 145 ; GND ; ;
; 146 ; VCC_IO ; ;
; 147 ; displayA[3] ; LVTTL/LVCMOS ;
; 148 ; displayA[0] ; LVTTL/LVCMOS ;
; 149 ; displayA[4] ; LVTTL/LVCMOS ;
; 150 ; GND* ; ;
; 151 ; GND ; ;
; 152 ; VCC_INT ; ;
; 153 ; #TDI ; ;
; 154 ; ^nCE ; ;
; 155 ; ^DCLK ; ;
; 156 ; ^DATA0 ; ;
; 157 ; GND* ; ;
; 158 ; GND* ; ;
; 159 ; GND* ; ;
; 160 ; GND* ; ;
; 161 ; GND* ; ;
; 162 ; GND* ; ;
; 163 ; GND* ; ;
; 164 ; GND* ; ;
; 165 ; VCC_IO ; ;
; 166 ; GND* ; ;
; 167 ; GND* ; ;
; 168 ; GND* ; ;
; 169 ; GND* ; ;
; 170 ; GND* ; ;
; 171 ; GND ; ;
; 172 ; GND* ; ;
; 173 ; GND* ; ;
; 174 ; GND* ; ;
; 175 ; GND* ; ;
; 176 ; GND* ; ;
; 177 ; GND* ; ;
; 178 ; VCC_IO ; ;
; 179 ; GND* ; ;
; 180 ; reset ; LVTTL/LVCMOS ;
; 181 ; GND ; ;
; 182 ; GND+ ; ;
; 183 ; GND+ ; ;
; 184 ; GND+ ; ;
; 185 ; VCC_INT ; ;
; 186 ; GND* ; ;
; 187 ; GND* ; ;
; 188 ; GND ; ;
; 189 ; GND* ; ;
; 190 ; GND* ; ;
; 191 ; GND* ; ;
; 192 ; GND* ; ;
; 193 ; GND* ; ;
; 194 ; VCC_IO ; ;
; 195 ; GND* ; ;
; 196 ; GND* ; ;
; 197 ; GND* ; ;
; 198 ; GND* ; ;
; 199 ; GND* ; ;
; 200 ; GND* ; ;
; 201 ; VCC_INT ; ;
; 202 ; GND* ; ;
; 203 ; GND* ; ;
; 204 ; GND* ; ;
; 205 ; GND* ; ;
; 206 ; GND* ; ;
; 207 ; GND* ; ;
; 208 ; GND* ; ;
+-------+-------------+--------------+
+---------------------------------------------------------------------------------+
; Control Signals ;
+-------------------------------+---------+---------+--------------+--------------+
; Name ; Pin # ; Fan-Out ; Usage ; Global Usage ;
+-------------------------------+---------+---------+--------------+--------------+
; ad0804:u2|current_state.read1 ; LC5_F41 ; 11 ; Clock enable ; Non-global ;
; reset ; 180 ; 12 ; Async. clear ; Non-global ;
; clk ; 79 ; 21 ; Clock ; Pin ;
; clk1k:u1|clk2 ; LC3_F41 ; 13 ; Clock ; Non-global ;
; clk1k:u1|clk1 ; LC1_J4 ; 14 ; Clock ; Internal ;
; clk1k:u1|Equal1~36 ; LC1_F42 ; 3 ; Clock enable ; Non-global ;
; clk1k:u1|Equal0~117 ; LC5_J4 ; 7 ; Clock enable ; Non-global ;
+-------------------------------+---------+---------+--------------+--------------+
+-------------------------------------------+
; Global & Other Fast Signals ;
+---------------+--------+---------+--------+
; Name ; Pin # ; Fan-Out ; Global ;
+---------------+--------+---------+--------+
; clk ; 79 ; 21 ; yes ;
; clk1k:u1|clk1 ; LC1_J4 ; 14 ; yes ;
+---------------+--------+---------+--------+
+---------------------------------------------+
; Carry Chains ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0 ; 0 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 1 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 0 ;
; 9 ; 0 ;
; 10 ; 0 ;
; 11 ; 0 ;
; 12 ; 0 ;
; 13 ; 0 ;
; 14 ; 1 ;
+--------------------+------------------------+
+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2 ; 1 ;
+--------+-------+
+------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------------------------------------------------------------------+---------+
; Name ; Fan-Out ;
+--------------------------------------------------------------------------+---------+
; clk1k:u1|clk2~1 ; 13 ;
; reset ; 12 ;
; ad0804:u2|current_state.read1~14 ; 11 ;
; display:u4|counter[0]~31 ; 10 ;
; display:u4|counter[1]~32 ; 9 ;
; display:u4|Mux5~54 ; 7 ;
; clk1k:u1|Equal0~126 ; 7 ;
; display:u4|Mux4~54 ; 7 ;
; display:u4|Mux6~54 ; 7 ;
; display:u4|Mux7~54 ; 7 ;
; clk1k:u1|Equal1~38 ; 3 ;
; ad0804:u2|current_state.start~22 ; 3 ;
; clk1k:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[0] ; 3 ;
; clk1k:u1|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[0] ; 3 ;
; clk1k:u1|counter1[7]~328 ; 2 ;
; clk1k:u1|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[2] ; 2 ;
; clk1k:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[10] ; 2 ;
; clk1k:u1|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[3] ; 2 ;
; clk1k:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[5] ; 2 ;
; clk1k:u1|counter1[6]~327 ; 2 ;
; clk1k:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[2] ; 2 ;
; clk1k:u1|counter2[4]~73 ; 2 ;
; clk1k:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[9] ; 2 ;
; clk1k:u1|counter1[4]~326 ; 2 ;
; ad0804:u2|current_state.convert~14 ; 2 ;
; ad_int ; 2 ;
; clk1k:u1|counter1[3]~333 ; 2 ;
; clk1k:u1|counter1[1]~331 ; 2 ;
; clk1k:u1|counter1[11]~323 ; 2 ;
; clk1k:u1|counter1[13]~325 ; 2 ;
; clk1k:u1|counter1[5]~329 ; 2 ;
; clk1k:u1|counter1[12]~324 ; 2 ;
; clk1k:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[1] ; 2 ;
; clk1k:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[11] ; 2 ;
; clk1k:u1|counter2[3]~77 ; 2 ;
; clk1k:u1|counter1[9]~321 ; 2 ;
; clk1k:u1|counter1[10]~322 ; 2 ;
; clk1k:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[8] ; 2 ;
; clk1k:u1|counter1[8]~320 ; 2 ;
; clk1k:u1|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[1] ; 2 ;
; clk1k:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[3] ; 2 ;
; clk1k:u1|counter1[2]~332 ; 2 ;
; clk1k:u1|counter2[2]~76 ; 2 ;
; clk1k:u1|counter2[1]~75 ; 2 ;
; clk1k:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[12] ; 2 ;
; clk1k:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[4] ; 2 ;
; clk1k:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[7] ; 2 ;
; clk1k:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[6] ; 2 ;
; clk1k:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[13]~27 ; 1 ;
; display:u4|display[5]~1 ; 1 ;
+--------------------------------------------------------------------------+---------+
+---------------------------------------------------------------------------------------------+
; Peripheral Signals ;
+-------------------+--------+-------+-----------------+---------------------------+----------+
; Peripheral Signal ; Source ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-------------------+--------+-------+-----------------+---------------------------+----------+
; clk1k:u1|clk1 ; LC1_J4 ; Clock ; no ; yes ; +ve ;
+-------------------+--------+-------+-----------------+---------------------------+----------+
+-------------------------------------------+
; LAB ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0 ; 605 ;
; 1 ; 9 ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -