add_16b.v

来自「fpga功能实现有限字长响应FIR」· Verilog 代码 · 共 5 行

module add_20b(a,b,out);
input[15:0] a,b;
output[19:0] 
endmodule