📄 dff.v
字号:
module Dff(clk,reset,D,Q);input clk,reset;input[18:0] D;output[18:0] Q;reg[18:0] Q;reg temp;always @(negedge reset or posedge clk) begin if(!reset) begin Q<=0;end else Q<=D; end endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -