seg7.v

来自「FPGA Seg7七段顯示器模組副程式 Veliog」· Verilog 代码 · 共 21 行

`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    22:31:41 09/13/2006 
// Design Name: 
// Module Name:    Seg7 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module Seg7x4(Com,		//[