jishu2.map.summary

来自「通过VERILOG HDL语言使用CPLD连接PS2键盘」· SUMMARY 代码 · 共 11 行

SUMMARY
11 行
字号 
Flow Status : Successful - Thu Jul 05 22:49:40 2007
Quartus II Version : 5.0 Build 168 06/22/2005 SP 1 SJ Full Version
Revision Name : jishu2
Top-level Entity Name : jishu2
Family : MAX3000A
Device : EPM3128ATC100-10
Timing Models : Final
Met timing requirements : N/A
Total macrocells : 66
Total pins : 15

jishu2.map.summary - 源码说明

本页面展示了「通过VERILOG HDL语言使用CPLD连接PS2键盘」中的 jishu2.map.summary 源码文件，采用 SUMMARY 编程语言编写，共 11 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫下载站收录了大量与VERILOG相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?