ps2.fit.rpt

通过VERILOG HDL语言使用CPLD连接PS2键盘

; 84       ; 95         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 85       ; 96         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 86       ; 97         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 87       ; 98         ; --       ; sys_clock      ; input  ; LVTTL        ;         ; Y               ;
; 88       ; 99         ; --       ; GND+           ;        ;              ;         ;                 ;
; 89       ; 0          ; --       ; GND+           ;        ;              ;         ;                 ;
; 90       ; 1          ; --       ; GND+           ;        ;              ;         ;                 ;
; 91       ; 2          ; --       ; VCCINT         ; power  ;              ; 3.3V    ;                 ;
; 92       ; 3          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 93       ; 4          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 94       ; 5          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 95       ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 96       ; 7          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 97       ; 8          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 98       ; 9          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 99       ; 10         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 100      ; 11         ; --       ; RESERVED       ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; LVTTL        ; -          ; 1                    ; 0                 ; 0                 ; 1     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+-------------------------------------------------------------------------+
; Dedicated Inputs I/O                                                    ;
+-----------+-------+-------+-------+--------------+------------+---------+
; Name      ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+-----------+-------+-------+-------+--------------+------------+---------+
; sys_clock ; 87    ; Input ; --    ; LVTTL        ; -          ; 0 mA    ;
+-----------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; 3.3-V PCI    ; 10 pF ; 25 Ohm (Parallel)      ;
; 2.5 V        ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                ;
+----------------------------+------------+------+---------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
+----------------------------+------------+------+---------------------+
; |ps2                       ; 38         ; 18   ; |ps2                ;
+----------------------------+------------+------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                       ;
+------------------+----------+---------+----------------------------+--------+----------------------+------------------+
; Name             ; Location ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+------------------+----------+---------+----------------------------+--------+----------------------+------------------+
; counter[0]       ; LC24     ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; counter[1]       ; LC23     ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; counter[2]       ; LC22     ; 12      ; Clock enable               ; no     ; --                   ; --               ;
; counter[3]       ; LC21     ; 12      ; Clock enable               ; no     ; --                   ; --               ;
; reset            ; PIN_37   ; 29      ; Async. clear, Clock enable ; no     ; --                   ; --               ;
; scan_end~reg0    ; LC1      ; 10      ; Clock                      ; no     ; --                   ; --               ;
; smooth_key_clock ; LC11     ; 15      ; Clock                      ; no     ; --                   ; --               ;
; sys_clock        ; PIN_87   ; 15      ; Clock                      ; yes    ; On                   ; --               ;
+------------------+----------+---------+----------------------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------+
; Global & Other Fast Signals                                              ;
+-----------+----------+---------+----------------------+------------------+
; Name      ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-----------+----------+---------+----------------------+------------------+
; sys_clock ; PIN_87   ; 15      ; On                   ; --               ;
+-----------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------------+----------+
; Name                 ; Fan-Out  ;
+----------------------+----------+
; reset                ; 29       ;
; smooth_key_clock     ; 15       ;
; \process2:counter[1] ; 14       ;
; \process2:counter[0] ; 14       ;
; \process2:counter[3] ; 13       ;
; \process2:counter[2] ; 13       ;
; counter[1]           ; 13       ;
; counter[0]           ; 13       ;
; counter[3]           ; 12       ;
; counter[2]           ; 12       ;
; key_clock            ; 10       ;
; scan_end~reg0        ; 10       ;
; key_data             ; 9        ;
; save_scan_code[6]    ; 2        ;
; save_scan_code[7]    ; 2        ;
; save_scan_code[2]    ; 2        ;
; save_scan_code[3]    ; 2        ;
; save_scan_code[4]    ; 2        ;
; save_scan_code[5]    ; 2        ;
; save_scan_code[8]    ; 2        ;
; save_scan_code[9]    ; 2        ;
; save_scan_code[1]    ; 2        ;
; scan_code[5]~reg0    ; 1        ;
; scan_code[6]~reg0    ; 1        ;
; scan_code[1]~reg0    ; 1        ;
; scan_code[2]~reg0    ; 1        ;
; scan_code[3]~reg0    ; 1        ;
; scan_code[4]~reg0    ; 1        ;
; scan_parity~reg0     ; 1        ;
; scan_code[7]~reg0    ; 1        ;
; scan_code[0]~reg0    ; 1        ;
; filter[2]            ; 1        ;
; filter[3]            ; 1        ;
; filter[6]            ; 1        ;
; filter[7]            ; 1        ;
; filter[0]            ; 1        ;