led6.fit.rpt

通过VERILOG HDL语言使用CPLD连接PS2键盘

; Enable INIT_DONE output                      ; Off                                     ;
; Configuration scheme                         ; Passive Serial                          ;
; Reserve all unused pins                      ; As output driving an unspecified signal ;
; Security bit                                 ; Off                                     ;
; Base pin-out file on sameframe device        ; Off                                     ;
+----------------------------------------------+-----------------------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/altera/quartus50/six SMG/led6.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/quartus50/six SMG/led6.pin.


+---------------------------------------------------+
; Fitter Resource Usage Summary                     ;
+-------------------------------+-------------------+
; Resource                      ; Usage             ;
+-------------------------------+-------------------+
; Logic cells                   ; 42 / 128 ( 32 % ) ;
; Registers                     ; 28 / 128 ( 21 % ) ;
; Number of pterms used         ; 76                ;
; User inserted logic elements  ; 0                 ;
; I/O pins                      ; 19 / 80 ( 23 % )  ;
;     -- Clock pins             ; 1 / 2 ( 50 % )    ;
;     -- Dedicated input pins   ; 0 / 2 ( 0 % )     ;
; Global signals                ; 1                 ;
; Shareable expanders           ; 0 / 128 ( 0 % )   ;
; Parallel expanders            ; 0 / 120 ( 0 % )   ;
; Cells using turbo bit         ; 42 / 128 ( 32 % ) ;
; Maximum fan-out node          ; clock             ;
; Maximum fan-out               ; 28                ;
; Total fan-out                 ; 472               ;
; Average fan-out               ; 7.74              ;
+-------------------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                 ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+
; Name  ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; I/O Standard ; Location assigned by ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+
; clock ; 87    ; --       ; --  ; 28                    ; 0                  ; yes    ; LVTTL        ; User                 ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                         ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; Name   ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load        ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; seg[0] ; 83    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; seg[1] ; 84    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; seg[2] ; 85    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; seg[3] ; 92    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; seg[4] ; 93    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; seg[5] ; 94    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; seg[6] ; 96    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; seg[7] ; 97    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; sl[0]  ; 75    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; sl[1]  ; 76    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; sl[2]  ; 77    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; sl[3]  ; 79    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; sl[4]  ; 80    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; sl[5]  ; 81    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 12         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 2        ; 13         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 3        ; 14         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
; 4        ; 15         ; --       ; +TDI           ; input  ; LVTTL        ;         ; N               ;
; 5        ; 16         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 6        ; 17         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 7        ; 18         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 8        ; 19         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 9        ; 20         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 10       ; 21         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 11       ; 22         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 12       ; 23         ; --       ; RESERVED       ;        ;              ;         ;                 ;