boma.v

来自「通过VERILOG HDL语言使用CPLD连接PS2键盘」· Verilog 代码 · 共 19 行

module boma(a,b,reset);
input [3:0]a;
input reset;
output [3:0]b;
reg [3:0]bb;
always @(a)
begin
if(reset==0)
begin
bb=0;
end
else
begin
bb=a;
end
end
assign b=bb;
endmodule