generalboardub2.fit.rpt

来自「飞机电气检测的界面程序设计」· RPT 代码 · 共 424 行 · 第 1/3 页

; Output Pins                                                                                                                                    ;
+---------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+
; Name    ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ;
+---------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+
; kle[10] ; 41    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; kle[1]  ; 28    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; kle[2]  ; 29    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; kle[3]  ; 31    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; kle[4]  ; 33    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; kle[5]  ; 34    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; kle[6]  ; 36    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; kle[7]  ; 37    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; kle[8]  ; 39    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
; kle[9]  ; 40    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ;
+---------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; addressA[2]    ; input  ; TTL          ;         ; Y               ;
; 2        ; 1          ; --       ; addressA[1]    ; input  ; TTL          ;         ; Y               ;
; 3        ; 2          ; --       ; VCC            ; power  ;              ;         ;                 ;
; 4        ; 3          ; --       ; addressA[5]    ; input  ; TTL          ;         ; Y               ;
; 5        ; 4          ; --       ; addressA[6]    ; input  ; TTL          ;         ; Y               ;
; 6        ; 5          ; --       ; bse            ; input  ; TTL          ;         ; Y               ;
; 7        ; 6          ; --       ; TDI            ; input  ; TTL          ;         ; N               ;
; 8        ; 7          ; --       ; addressB[1]    ; input  ; TTL          ;         ; Y               ;
; 9        ; 8          ; --       ; addressB[2]    ; input  ; TTL          ;         ; Y               ;
; 10       ; 9          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 11       ; 10         ; --       ; addressB[3]    ; input  ; TTL          ;         ; Y               ;
; 12       ; 11         ; --       ; addressB[4]    ; input  ; TTL          ;         ; Y               ;
; 13       ; 12         ; --       ; TMS            ; input  ; TTL          ;         ; N               ;
; 14       ; 13         ; --       ; addressB[5]    ; input  ; TTL          ;         ; Y               ;
; 15       ; 14         ; --       ; VCC            ; power  ;              ;         ;                 ;
; 16       ; 15         ; --       ; addressB[6]    ; input  ; TTL          ;         ; Y               ;
; 17       ; 16         ; --       ; addressC[1]    ; input  ; TTL          ;         ; Y               ;
; 18       ; 17         ; --       ; addressC[2]    ; input  ; TTL          ;         ; Y               ;
; 19       ; 18         ; --       ; addressC[3]    ; input  ; TTL          ;         ; Y               ;
; 20       ; 19         ; --       ; addressC[4]    ; input  ; TTL          ;         ; Y               ;
; 21       ; 20         ; --       ; addressC[5]    ; input  ; TTL          ;         ; Y               ;
; 22       ; 21         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 23       ; 22         ; --       ; VCC            ; power  ;              ;         ;                 ;
; 24       ; 23         ; --       ; addressC[6]    ; input  ; TTL          ;         ; Y               ;
; 25       ; 24         ; --       ; bte[3]         ; input  ; TTL          ;         ; Y               ;
; 26       ; 25         ; --       ; bte[2]         ; input  ; TTL          ;         ; Y               ;
; 27       ; 26         ; --       ; bte[1]         ; input  ; TTL          ;         ; Y               ;
; 28       ; 27         ; --       ; kle[1]         ; output ; TTL          ;         ; Y               ;
; 29       ; 28         ; --       ; kle[2]         ; output ; TTL          ;         ; Y               ;
; 30       ; 29         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 31       ; 30         ; --       ; kle[3]         ; output ; TTL          ;         ; Y               ;
; 32       ; 31         ; --       ; TCK            ; input  ; TTL          ;         ; N               ;
; 33       ; 32         ; --       ; kle[4]         ; output ; TTL          ;         ; Y               ;
; 34       ; 33         ; --       ; kle[5]         ; output ; TTL          ;         ; Y               ;
; 35       ; 34         ; --       ; VCC            ; power  ;              ;         ;                 ;
; 36       ; 35         ; --       ; kle[6]         ; output ; TTL          ;         ; Y               ;
; 37       ; 36         ; --       ; kle[7]         ; output ; TTL          ;         ; Y               ;
; 38       ; 37         ; --       ; TDO            ; output ; TTL          ;         ; N               ;
; 39       ; 38         ; --       ; kle[8]         ; output ; TTL          ;         ; Y               ;
; 40       ; 39         ; --       ; kle[9]         ; output ; TTL          ;         ; Y               ;
; 41       ; 40         ; --       ; kle[10]        ; output ; TTL          ;         ; Y               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; addressA[4]    ; input  ; TTL          ;         ; Y               ;
; 44       ; 43         ; --       ; addressA[3]    ; input  ; TTL          ;         ; Y               ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 4                    ; 0                 ; 0                 ; 4     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+---------------------------------------------------------------------------+
; Dedicated Inputs I/O                                                      ;
+-------------+-------+-------+-------+--------------+------------+---------+
; Name        ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+-------------+-------+-------+-------+--------------+------------+---------+
; addressA[1] ; 2     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; addressA[2] ; 1     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; addressA[3] ; 44    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; addressA[4] ; 43    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+-------------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                               ;
+----------------------------+------------+------+---------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+------------+------+---------------------+--------------+
; |generalBoardUb2           ; 18         ; 36   ; |generalBoardUb2    ; work         ;
+----------------------------+------------+------+---------------------+--------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+------------------+--------------+
; Name             ; Fan-Out      ;
+------------------+--------------+
; bte[3]           ; 11           ;
; addressC[6]      ; 10           ;
; addressA[6]      ; 10           ;
; addressA[5]      ; 10           ;
; addressA[4]      ; 10           ;
; addressA[3]      ; 10           ;
; addressA[2]      ; 10           ;
; bse              ; 10           ;
; addressC[5]      ; 9            ;
; addressC[4]      ; 9            ;
; addressB[5]      ; 9            ;
; addressB[4]      ; 9            ;
; bte[2]           ; 9            ;
; bte[1]           ; 9            ;
; addressB[6]      ; 8            ;
; addressC[3]      ; 7            ;
; addressB[3]      ; 7            ;
; addressB[2]      ; 5            ;
; addressC[2]      ; 4            ;
; kle~3675bal      ; 3            ;
; kle~3674bal      ; 3            ;
; kle~3687bal      ; 2            ;
; kle~3696bal      ; 1            ;
; kle~3695bal      ; 1            ;
; kle~3686bal      ; 1            ;
; kle~3731sexpand0 ; 1            ;
; kle~3758         ; 1            ;
; kle~3756         ; 1            ;