generalua1-25.v

来自「飞机电气检测的界面程序设计」· Verilog 代码 · 共 27 行

module generalUa1-25(bse,address,ke);
//input
input bse;
input[6:1] address;
//output
output[25:1] ke;
reg[25:1] ke;

reg[9:0] a;
reg[9:0] b;
reg[3:0] c;
reg[3:0] d;


always @(bse or address)
	begin
		a=(address+1)>>1; 
	    ke=25'b0;
		if(bse==1)
			begin
		       ke[a]=1'b1;
			end
		else
			     ke=25'b0;
    end

endmodule