📄 bidirec.v
字号:
module bidirec (oe, clk, inp, outp);
// Port Declaration
input oe;
input clk;
input inp;
output outp;
reg outp;
always @ (posedge clk)
outp = oe ? inp : 1'bZ ;
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -