📄 system.rpt
字号:
- 5 - E 35 DFFE + 0 3 0 2 |DIANTI:28|cc_d2 (|DIANTI:28|:140)
- 4 - E 32 DFFE + 0 3 0 2 |DIANTI:28|cc_d1 (|DIANTI:28|:141)
- 6 - E 26 DFFE + 2 1 0 2 |DIANTI:28|cc_d0 (|DIANTI:28|:142)
- 2 - A 33 AND2 0 3 0 14 |DIANTI:28|:462
- 2 - A 36 AND2 0 3 0 5 |DIANTI:28|:548
- 5 - A 36 OR2 ! 0 3 0 3 |DIANTI:28|:557
- 1 - A 36 OR2 0 4 0 1 |DIANTI:28|:748
- 8 - A 27 OR2 s ! 1 1 0 4 |DIANTI:28|~935~1
- 1 - A 25 AND2 s 1 1 0 5 |DIANTI:28|~991~1
- 6 - A 36 OR2 0 3 0 1 |DIANTI:28|:1002
- 7 - A 36 OR2 1 3 0 1 |DIANTI:28|:1008
- 4 - A 36 OR2 1 3 0 1 |DIANTI:28|:1012
- 5 - A 29 OR2 0 4 0 1 |DIANTI:28|:1029
- 6 - A 29 OR2 0 4 0 1 |DIANTI:28|:1033
- 8 - A 36 OR2 0 4 0 1 |DIANTI:28|:1204
- 7 - A 29 OR2 0 4 0 1 |DIANTI:28|:1210
- 2 - A 29 AND2 s 0 2 0 8 |DIANTI:28|~1246~1
- 2 - E 34 AND2 s 1 3 0 1 |DIANTI:28|~1287~1
- 6 - E 31 AND2 0 4 0 1 |DIANTI:28|:1405
- 4 - A 27 AND2 s 0 3 0 2 |DIANTI:28|~1448~1
- 2 - A 27 OR2 0 2 0 1 |DIANTI:28|:1448
- 1 - E 30 OR2 ! 0 2 0 3 |DIANTI:28|:1457
- 2 - E 33 AND2 s 0 3 0 2 |DIANTI:28|~1536~1
- 6 - E 33 OR2 0 2 0 1 |DIANTI:28|:1536
- 8 - E 30 OR2 0 2 0 5 |DIANTI:28|:1543
- 3 - E 31 AND2 0 4 0 1 |DIANTI:28|:1688
- 4 - E 31 OR2 0 4 0 1 |DIANTI:28|:1810
- 6 - E 29 AND2 s 0 3 0 2 |DIANTI:28|~1857~1
- 5 - E 22 AND2 s 0 3 0 2 |DIANTI:28|~1945~1
- 2 - E 22 AND2 s 1 2 0 1 |DIANTI:28|~1945~2
- 1 - E 01 OR2 0 3 0 7 |DIANTI:28|:1952
- 6 - E 06 AND2 0 3 0 2 |DIANTI:28|:2097
- 8 - E 06 OR2 0 4 0 1 |DIANTI:28|:2220
- 7 - E 06 OR2 0 4 0 1 |DIANTI:28|:2221
- 4 - E 22 AND2 s 0 3 0 2 |DIANTI:28|~2266~1
- 3 - E 05 AND2 s 0 3 0 2 |DIANTI:28|~2354~1
- 1 - E 06 AND2 0 4 0 2 |DIANTI:28|:2506
- 3 - E 06 OR2 0 4 0 1 |DIANTI:28|:2629
- 2 - E 06 OR2 0 4 0 1 |DIANTI:28|:2630
- 2 - E 10 AND2 s 0 3 0 2 |DIANTI:28|~2675~1
- 2 - E 01 AND2 s 1 3 0 1 |DIANTI:28|~2675~2
- 7 - E 01 AND2 s 1 2 0 1 |DIANTI:28|~2763~1
- 1 - E 04 AND2 0 3 0 2 |DIANTI:28|:2915
- 4 - E 04 OR2 0 4 0 1 |DIANTI:28|:3038
- 3 - E 04 OR2 0 4 0 1 |DIANTI:28|:3039
- 7 - E 04 AND2 s 1 3 0 1 |DIANTI:28|~3077~1
- 5 - E 04 OR2 0 4 0 1 |DIANTI:28|:3163
- 1 - E 17 AND2 s ! 1 1 0 4 |DIANTI:28|~3267~1
- 3 - F 25 AND2 s 3 0 0 3 |DIANTI:28|~3617~1
- 2 - F 25 AND2 s 2 0 0 5 |DIANTI:28|~3704~1
- 6 - E 04 OR2 1 3 0 1 |DIANTI:28|:3771
- 8 - E 04 OR2 1 3 0 1 |DIANTI:28|:3774
- 4 - E 06 OR2 1 3 0 1 |DIANTI:28|:3777
- 5 - E 06 OR2 1 3 0 1 |DIANTI:28|:3780
- 7 - E 31 OR2 1 3 0 1 |DIANTI:28|:3787
- 5 - E 31 OR2 2 2 0 1 |DIANTI:28|:3788
- 3 - E 16 OR2 s 0 2 0 1 |DIANTI:28|~4532~1
- 2 - E 15 OR2 s 0 2 0 1 |DIANTI:28|~4533~1
- 1 - E 08 OR2 s 0 2 0 1 |DIANTI:28|~4534~1
- 3 - E 35 OR2 s 0 2 0 1 |DIANTI:28|~4535~1
- 2 - E 32 OR2 s 0 2 0 1 |DIANTI:28|~4536~1
- 2 - E 26 OR2 s 0 2 0 1 |DIANTI:28|~4537~1
- 5 - E 15 OR2 s 0 2 0 15 |DIANTI:28|~4885~1
- 8 - E 26 OR2 s 2 0 0 26 |DIANTI:28|~4897~1
- 8 - A 35 AND2 s 0 2 0 4 |DIANTI:28|~4897~2
- 2 - A 35 AND2 s 0 3 0 1 |DIANTI:28|~4897~3
- 6 - A 25 AND2 s 1 2 0 1 |DIANTI:28|~4897~4
- 7 - A 27 OR2 s 1 3 0 1 |DIANTI:28|~4909~1
- 3 - A 27 OR2 s 0 3 0 2 |DIANTI:28|~4921~1
- 5 - E 10 OR2 s 1 1 0 3 |DIANTI:28|~4945~1
- 4 - E 10 OR2 s 1 2 0 1 |DIANTI:28|~4969~1
- 8 - E 05 OR2 s 2 1 0 4 |DIANTI:28|~4981~1
- 7 - E 17 OR2 s 2 2 0 1 |DIANTI:28|~4981~2
- 5 - E 05 OR2 s 1 3 0 1 |DIANTI:28|~4993~1
- 8 - E 33 OR2 s 2 1 0 7 |DIANTI:28|~5005~1
- 7 - E 05 OR2 s 2 2 0 1 |DIANTI:28|~5005~2
- 5 - E 17 OR2 s 2 1 0 1 |DIANTI:28|~5017~1
- 1 - E 05 OR2 s 2 2 0 1 |DIANTI:28|~5029~1
- 7 - E 29 OR2 s 1 3 0 1 |DIANTI:28|~5041~1
- 8 - E 22 OR2 s 1 2 0 1 |DIANTI:28|~5065~1
- 2 - E 04 OR2 s 0 4 0 1 |DIANTI:28|~5089~1
- 3 - E 01 OR2 s 1 3 0 1 |DIANTI:28|~5089~2
- 6 - E 24 OR2 s 1 3 0 1 |DIANTI:28|~5089~3
- 3 - E 22 OR2 s 2 2 0 1 |DIANTI:28|~5089~4
- 7 - E 24 OR2 s 1 3 0 1 |DIANTI:28|~5089~5
- 8 - E 24 OR2 s 1 3 0 1 |DIANTI:28|~5089~6
- 1 - E 24 OR2 s 1 3 0 1 |DIANTI:28|~5089~7
- 7 - E 33 OR2 s 2 1 0 3 |DIANTI:28|~5101~1
- 3 - C 20 OR2 s 1 3 0 1 |DIANTI:28|~5137~1
- 6 - F 31 OR2 s 2 2 0 2 |DIANTI:28|~5161~1
- 7 - F 31 OR2 s 2 2 0 2 |DIANTI:28|~5161~2
- 4 - F 25 OR2 s 2 2 0 1 |DIANTI:28|~5173~1
- 5 - F 25 OR2 s 4 0 0 1 |DIANTI:28|~5173~2
- 2 - F 31 OR2 s 1 1 0 1 |DIANTI:28|~5185~1
- 5 - E 01 OR2 s 0 4 0 1 |DIANTI:28|~5209~1
- 4 - E 01 AND2 s 2 2 0 1 |DIANTI:28|~5209~2
- 6 - E 01 OR2 s 1 2 0 1 |DIANTI:28|~5209~3
- 8 - E 01 OR2 s 0 4 0 1 |DIANTI:28|~5209~4
- 2 - E 24 OR2 s 0 4 0 1 |DIANTI:28|~5209~5
- 3 - E 24 OR2 s 1 3 0 1 |DIANTI:28|~5209~6
- 5 - E 24 OR2 s 0 3 0 1 |DIANTI:28|~5209~7
- 4 - E 24 OR2 s 1 3 0 1 |DIANTI:28|~5209~8
- 6 - E 34 OR2 s 1 3 0 1 |DIANTI:28|~5209~9
- 1 - E 34 OR2 s 1 1 0 2 |DIANTI:28|~5209~10
- 7 - E 34 OR2 s 1 3 0 1 |DIANTI:28|~5221~1
- 1 - E 23 OR2 s 1 3 0 1 |DIANTI:28|~5233~1
- 8 - E 31 OR2 0 4 0 1 |DIANTI:28|:5239
- 8 - A 29 OR2 s 1 2 0 1 |DIANTI:28|~5269~1
- 4 - A 29 OR2 s 1 3 0 1 |DIANTI:28|~5269~2
- 8 - A 22 OR2 s 1 3 0 1 |DIANTI:28|~5269~3
- 3 - A 25 OR2 s 0 2 0 1 |DIANTI:28|~5281~1
- 4 - A 25 OR2 s 2 2 0 1 |DIANTI:28|~5281~2
- 5 - A 25 OR2 s 0 4 0 1 |DIANTI:28|~5281~3
- 7 - A 25 OR2 s 0 4 0 1 |DIANTI:28|~5281~4
- 8 - A 25 OR2 s 0 4 0 1 |DIANTI:28|~5281~5
- 2 - E 23 AND2 s 0 2 0 19 |DIANTI:28|~5307~1
- 1 - A 35 OR2 s 1 2 0 1 |DIANTI:28|~5319~1
- 3 - A 35 OR2 s 0 4 0 1 |DIANTI:28|~5319~2
- 4 - A 35 OR2 s 0 3 0 1 |DIANTI:28|~5319~3
- 6 - A 33 OR2 s 0 4 0 1 |DIANTI:28|~5331~1
- 2 - A 22 AND2 s ! 0 2 0 2 |DIANTI:28|~5343~1
- 4 - A 22 OR2 s 0 4 0 1 |DIANTI:28|~5343~2
- 7 - A 22 OR2 s 0 4 0 1 |DIANTI:28|~5343~3
- 2 - A 21 AND2 s ! 1 1 0 5 |DIANTI:28|~5355~1
- 3 - A 22 OR2 s 0 3 0 2 |DIANTI:28|~5355~2
- 3 - A 33 OR2 s 0 3 0 1 |DIANTI:28|~5355~3
- 4 - E 33 AND2 s 1 1 0 1 D1~1
- 1 - E 29 AND2 s 3 1 0 1 D1~2
- 4 - E 17 AND2 s 3 1 0 3 D1~3
- 8 - E 17 AND2 s 3 1 0 1 D1~4
- 2 - E 05 AND2 s 0 3 0 2 G5~1
Code:
s = Synthesized pin or logic cell
+ = Synchronous flipflop
/ = Slow slew-rate output
! = NOT gate push-back
r = Fitter-inserted logic cell
^ = Increased input delay
* = PCI I/O is enabled
p = Packed register
Device-Specific Information: f:\dianti\system.rpt
system
** FASTTRACK INTERCONNECT UTILIZATION **
Row FastTrack Interconnect:
Global Left Half- Right Half-
FastTrack FastTrack FastTrack
Row Interconnect Interconnect Interconnect Input Pins Output Pins Bidir Pins
A: 30/144( 20%) 0/ 72( 0%) 5/ 72( 6%) 2/16( 12%) 3/16( 18%) 0/16( 0%)
B: 0/144( 0%) 0/ 72( 0%) 0/ 72( 0%) 0/16( 0%) 0/16( 0%) 0/16( 0%)
C: 1/144( 0%) 1/ 72( 1%) 4/ 72( 5%) 0/16( 0%) 3/16( 18%) 0/16( 0%)
D: 0/144( 0%) 2/ 72( 2%) 1/ 72( 1%) 0/16( 0%) 3/16( 18%) 0/16( 0%)
E: 69/144( 47%) 8/ 72( 11%) 10/ 72( 13%) 3/16( 18%) 4/16( 25%) 0/16( 0%)
F: 6/144( 4%) 1/ 72( 1%) 7/ 72( 9%) 0/16( 0%) 7/16( 43%) 0/16( 0%)
Column FastTrack Interconnect:
FastTrack
Column Interconnect Input Pins Output Pins Bidir Pins
01: 1/24( 4%) 1/4( 25%) 0/4( 0%) 0/4( 0%)
02: 1/24( 4%) 1/4( 25%) 0/4( 0%) 0/4( 0%)
03: 1/24( 4%) 1/4( 25%) 0/4( 0%) 0/4( 0%)
04: 0/24( 0%) 0/4( 0%) 0/4( 0%) 0/4( 0%)
05: 0/24( 0%) 0/4( 0%) 0/4( 0%) 0/4( 0%)
06: 2/24( 8%) 2/4( 50%) 0/4( 0%) 0/4( 0%)
07: 1/24( 4%) 0/4( 0%) 1/4( 25%) 0/4( 0%)
08: 3/24( 12%) 1/4( 25%) 1/4( 25%) 0/4( 0%)
09: 0/24( 0%) 0/4( 0%) 0/4( 0%) 0/4( 0%)
10: 0/24( 0%) 0/4( 0%) 0/4( 0%) 0/4( 0%)
11: 0/24( 0%) 0/4( 0%) 0/4( 0%) 0/4( 0%)
12: 1/24( 4%) 1/4( 25%) 0/4( 0%) 0/4( 0%)
13: 0/24( 0%) 0/4( 0%) 0/4( 0%) 0/4( 0%)
14: 0/24( 0%) 0/4( 0%) 0/4( 0%) 0/4( 0%)
15: 4/24( 16%) 0/4( 0%) 1/4( 25%) 0/4( 0%)
16: 1/24( 4%) 0/4( 0%) 1/4( 25%) 0/4( 0%)
17: 1/24( 4%) 0/4( 0%) 0/4( 0%) 0/4( 0%)
18: 1/24( 4%) 1/4( 25%) 0/4( 0%) 0/4( 0%)
19: 0/24( 0%) 0/4( 0%) 0/4( 0%) 0/4( 0%)
20: 0/24( 0%) 0/4( 0%) 0/4( 0%) 0/4( 0%)
21: 0/24( 0%) 0/4( 0%) 0/4( 0%) 0/4( 0%)
22: 0/24( 0%) 0/4( 0%) 0/4( 0%) 0/4( 0%)
23: 2/24( 8%) 1/4( 25%) 0/4( 0%) 0/4( 0%)
24: 2/24( 8%) 0/4( 0%) 1/4( 25%) 0/4( 0%)
25: 1/24( 4%) 0/4( 0%) 0/4( 0%) 0/4( 0%)
26: 3/24( 12%) 0/4( 0%) 1/4( 25%) 0/4( 0%)
27: 4/24( 16%) 1/4( 25%) 0/4( 0%) 0/4( 0%)
28: 2/24( 8%) 1/4( 25%) 1/4( 25%) 0/4( 0%)
29: 1/24( 4%) 1/4( 25%) 0/4( 0%) 0/4( 0%)
30: 2/24( 8%) 1/4( 25%) 0/4( 0%) 0/4( 0%)
31: 3/24( 12%) 1/4( 25%) 1/4( 25%) 0/4( 0%)
32: 2/24( 8%) 1/4( 25%) 0/4( 0%) 0/4( 0%)
33: 2/24( 8%) 1/4( 25%) 0/4( 0%) 0/4( 0%)
34: 3/24( 12%) 0/4( 0%) 1/4( 25%) 0/4( 0%)
35: 2/24( 8%) 0/4( 0%) 2/4( 50%) 0/4( 0%)
36: 1/24( 4%) 0/4( 0%) 1/4( 25%) 0/4( 0%)
EA: 0/24( 0%) 0/4( 0%) 0/4( 0%) 0/4( 0%)
Device-Specific Information: f:\dianti\system.rpt
system
** CLOCK SIGNALS **
Type Fan-out Name
INPUT 83 CLK
Device-Specific Information: f:\dianti\system.rpt
system
** EQUATIONS **
C_D2 : INPUT;
C_D3 : INPUT;
C_D4 : INPUT;
C_D5 : INPUT;
C_D6 : INPUT;
CLK : INPUT;
CLR : INPUT;
C_U1 : INPUT;
C_U2 : INPUT;
C_U3 : INPUT;
C_U4 : INPUT;
C_U5 : INPUT;
DENG : INPUT;
D1 : INPUT;
D2 : INPUT;
D3 : INPUT;
D4 : INPUT;
D5 : INPUT;
D6 : INPUT;
FULL : INPUT;
G1 : INPUT;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -