dingceng.fit.rpt

来自「用Verilog HDL语言编写的交通灯程序」· RPT 代码 · 共 524 行 · 第 1/5 页

; count[12] ; LC30     ; 18      ; Clock enable ; no     ; --                   ; --               ;
; count[13] ; LC32     ; 17      ; Clock enable ; no     ; --                   ; --               ;
; count[14] ; LC5      ; 16      ; Clock enable ; no     ; --                   ; --               ;
; count[15] ; LC6      ; 15      ; Clock enable ; no     ; --                   ; --               ;
; count[16] ; LC7      ; 13      ; Clock enable ; no     ; --                   ; --               ;
; count[17] ; LC8      ; 13      ; Clock enable ; no     ; --                   ; --               ;
; count[18] ; LC9      ; 12      ; Clock enable ; no     ; --                   ; --               ;
; count[19] ; LC10     ; 11      ; Clock enable ; no     ; --                   ; --               ;
; count[1]  ; LC1      ; 26      ; Clock enable ; no     ; --                   ; --               ;
; count[20] ; LC11     ; 10      ; Clock enable ; no     ; --                   ; --               ;
; count[21] ; LC12     ; 9       ; Clock enable ; no     ; --                   ; --               ;
; count[22] ; LC15     ; 8       ; Clock enable ; no     ; --                   ; --               ;
; count[23] ; LC16     ; 7       ; Clock enable ; no     ; --                   ; --               ;
; count[24] ; LC14     ; 5       ; Clock enable ; no     ; --                   ; --               ;
; count[25] ; LC13     ; 5       ; Clock enable ; no     ; --                   ; --               ;
; count[2]  ; LC20     ; 26      ; Clock enable ; no     ; --                   ; --               ;
; count[3]  ; LC2      ; 25      ; Clock enable ; no     ; --                   ; --               ;
; count[4]  ; LC3      ; 25      ; Clock enable ; no     ; --                   ; --               ;
; count[5]  ; LC22     ; 25      ; Clock enable ; no     ; --                   ; --               ;
; count[6]  ; LC23     ; 24      ; Clock enable ; no     ; --                   ; --               ;
; count[7]  ; LC24     ; 23      ; Clock enable ; no     ; --                   ; --               ;
; count[8]  ; LC25     ; 21      ; Clock enable ; no     ; --                   ; --               ;
; count[9]  ; LC26     ; 21      ; Clock enable ; no     ; --                   ; --               ;
+-----------+----------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; CLK  ; PIN_83   ; 27      ; On                   ; --               ;
; EN   ; PIN_1    ; 18      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+-----------------------------------+
; Non-Global High Fan-Out Signals   ;
+-------------------------+---------+
; Name                    ; Fan-Out ;
+-------------------------+---------+
; count[2]                ; 26      ;
; count[1]                ; 26      ;
; count[0]                ; 26      ;
; count[5]                ; 25      ;
; count[4]                ; 25      ;
; count[3]                ; 25      ;
; count[6]                ; 24      ;
; count[7]                ; 23      ;
; count[9]                ; 21      ;
; count[8]                ; 21      ;
; count[10]               ; 20      ;
; count[11]               ; 19      ;
; count[12]               ; 18      ;
; current_state~14        ; 17      ;
; count[13]               ; 17      ;
; count_down[2]~reg0      ; 16      ;
; count[14]               ; 16      ;
; count_down[1]~reg0      ; 15      ;
; count_down[0]~reg0      ; 15      ;
; temp                    ; 15      ;
; count[15]               ; 15      ;
; current_state~16        ; 14      ;
; count_down[3]~reg0      ; 14      ;
; count[17]               ; 13      ;
; count[16]               ; 13      ;
; current_state~15        ; 12      ;
; count_down[4]~reg0      ; 12      ;
; count[18]               ; 12      ;
; count_down[5]~reg0      ; 11      ;
; count[19]               ; 11      ;
; count_down[6]~reg0      ; 10      ;
; CLK2                    ; 10      ;
; count[20]               ; 10      ;
; count_down[7]~reg0      ; 9       ;
; count[21]               ; 9       ;
; count[22]               ; 8       ;
; count[23]               ; 7       ;
; count[24]               ; 5       ;
; count[25]               ; 5       ;
; CLK1                    ; 4       ;
; count_down[6]~483       ; 1       ;
; count_down[5]~479       ; 1       ;
; count_down[4]~474       ; 1       ;
; count_down[3]~471       ; 1       ;
; count_down[2]~469       ; 1       ;
; current_state~186       ; 1       ;
; current_state.state3~31 ; 1       ;
; current_state.state7~10 ; 1       ;
; current_state.state2~38 ; 1       ;
; current_state.state4~30 ; 1       ;
+-------------------------+---------+


+------------------------------------------------+
; Interconnect Usage Summary                     ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage             ;
+----------------------------+-------------------+
; Output enables             ; 0 / 6 ( 0 % )     ;
; PIA buffers                ; 59 / 288 ( 20 % ) ;
; PIAs                       ; 68 / 288 ( 24 % ) ;
+----------------------------+-------------------+